Xilinx FPGA的Chipscope工具使用方法.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Xilinx FPGA 的Chipscope 工具使用方法 1 ChipScope 简介 ChipScope 是Xilinx FPGA 自带的实时调试和验证系统,它将逻辑分析器、总线分析器 和虚拟I/O 小型软件核直接插入到设计当中,使我们可以查看任何内部信号或节点,包括嵌 入式硬或软处理器。 以操作系统速度或接近操作系统的速度采集信号,并通过设计接口传 输出来,避免了使用管脚。采集到的信号可以通过ChipScope 逻辑分析器进行分析。 ChipScope 主要有以下关键特性: 分析任何内部FPGA 信号,包括嵌入式处理器总线 在设计采集时,或综合之后插入小型的、可配置的软件核 将管脚影响降至最低 在板上以达到或接近操作系统的速度验证DUT 功能 利用FPGA 的可重编程性能,可以在几分钟或几小时内确定设计问题并进行修改, 而无需传统ASIC 设计中所需的几周或数月时间 内置的软件逻辑分析器可以用来识别设计问题并进行调试,包括高级触发、滤波器 和显示选项 利用远程调试(从办公室到实验室,或在全球范围内)通过互联网联接进行调试 逻辑分析器使用的Agilent 技术的最优链接,以实现最强大的验证,包括从FPGA 内部到板上任何地方的交叉互联信号。 本文档主要讲解如何使用ChipScope 的Core Inserter 和Analyzer 工具替代逻辑分析 仪对DUT 逻辑功能进行分析。 2 ChipScope 组成 ChipScope 由三部分构成:The ChipScope Pro Core Generator、The ChipScope Pro Core Inserter 和The ChipScope Pro Analyzer 。 The ChipScope Pro Core Generator 与Xilinx 的Core Generator 功能相似,用该工具可以 产生ICON 、ILA、ILA/ATC、IBA/OPB、IBA/PLB、VIO 、ATC2 等ChipScope Core,通过 在 DUT 中例化这些软核,就把相应的逻辑分析仪功能加入了设计,从而可以观察和调试 FPGA 内部信号。其优点是生成的软核可以重复调用,但每次调用都需要编写相应的逻辑。 The ChipScope Pro Core Inserter 是把ICON 、ILA、ILA/ATC 和ATC2 等软核插入DUT 的另外一种方式:它的输入是综合后的网表文件,把相应软核加入网表中,作为DUT 的一 部分直接插入DUT 中,重新综合和布局布线后就可以观察调试FPGA 内部信号。用这种方 式插入软核不需要做任何HDL 的例化。 The ChipScope Pro Analyzer 通过FPGA 配置接口与FPGA 连接,可以配置FPGA 功能, 可以抓取 FPGA 中软核设置信号的运行状态,也可以设置触发,满足某个条件或某些条件 的逻辑组合后再抓取相应场景下的运行状态。 需要注意的是:软核要占用FPGA 的资源(尤其占用memory 资源较多),当DUT 已经 占用FPGA 较多资源时,软核的插入可能会对FPGA 性能有影响;此时应该更加注意FPGA 的约束设计。 3 The ChipScope Pro Core Inserter 的设置 (1)前提: 在XILINX ISE 工具下对project 进行synthesize,生成网表文件*.ngc 文件 (2 )The ChipScope Pro Core Inserter 的设置: 第一步:打开The ChipScope Pro Core Inserter,选择网表文件和器件 选input design netlist 列的Browse ,选择网表输入文件,即ISE 产生的*.ngc 文件。 chipscope 将自动指定输出文件和输出目录,一般不用修改; 在Device Family 中选择器件,如下图: 选择Next ,进入第二步; 第二步:确定是否使能JTAG 时钟使用BUFG 进行综合,我们一般使能这个功能,即复选框 不选中,如下图; 第三步:设置触发信号和需要捕获的信号 触发信号设置: 1)触发信号个数设置:如下图,一共可以设置16 个触发信号; 2 )我们选择两个触发信号,则出现下图 3 )触发

文档评论(0)

zsmfjy + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档