半导体存储器接口的基本技术.pptVIP

二、8088/8086的 存储器访问操作 1.字节访问和字访问 2.“对准的”字与 “未对准的”字 图5-20 字节变量和字变量的传送 三、16位系统中存储器接口举例 例1、8086CPU与半导体存储器芯片的接口如图5-21所示 图5-21 存储器接口 表5-10 SRAM芯片的地址范围计算 5.3.2 32位微机系统的内存储器接口 由于微处理器的数据线为32位，因此有4个存储体. 图5-22 32位系统中的存储器组织 图5-23 存储体写选通信号的产生电路 第五章结束 4.2 半导体存储器接口的基本技术  (CPU与存储器的连结) 1. 存储器的基本结构(一片) 地址 译码 驱动 存储体 (矩阵) I/O 电路 读/写 控制 电路 地址线 数据线 读/写信号 （选择片内 各个单元） 2. 地址线的连结(地址线数目取决于芯片的容量) 3. 数据线的连结(数据线的数目取决于芯片的位数 4. 控制信号的连结(读.写.片选) ROM只连RD,RAM连RD和WE,(最小方式读写信号由 CPU产生,最大方式由8288产生),片选信号由译码电路 产生。 5. CPU与存储器连结注意的问题 (1) CPU总线的负载能力 (2) CPU的时序与存储器存取速度的配合 (3) 译码电路设计 (4) 位扩展,字扩展,位字扩展 译码电路设计 8088系统BUS 0 0 0 O D0 D7 D0 D7 ~ ~ A0 A0 A1 A1 A12 A12 …. …. OE WE CS1 CS2 MEMR MEMW A13 A14 A15 A16 A19 ... ... 6264 RAM 最大方式 + 5 V 74LS30 八输入与非门做译码电路 D0 ~ D7数据线 A0 ~ A12地址线 OE读允许 WE写允许 CS1 = 0 CS2 = 1 6264选中工作 7406 位扩展、字扩展、位字扩展 若用2114（1K×4 bit）组成 1K内存（1K×8 bit） 位扩展 D0 D1 D2 D3 D4 D5 D6 D7 D0 D1 D2 D3 D0 D1 D2 D3 2114 2114 A0 A9 A0 A9 ... ... CS WR 保证两片同时选中 一次读写一个字节 (用两片2114组成一个基本内存单元,字节) . 若用6264(8K×8bit)组成 16 K内存 字扩展 D0 ~ D7 D0 ~ D7 6264 8K 6264 8K 译码电路 A0 A12 A0 A12 ... ... 0 1 保证两片的地址连续, 若第一片: 0H ~1FFFH 第二片:2000H~3FFFH 共 16 K .若用 4K×1bit的DRAM组成16K内存 位字扩展 CS1 WR/RD CS2 CS3 CS4 WR/RD WR/RD WR/RD D0 D1 D7 ………….. 8片 ………….. 8片 ………….. 8片 ………….. 8片 1 组(4K×8bit) 2 组(4K×8bit) 3 组(4K×8bit) 4 组(4K×8bit) 4.2.1 8位微机系统中存储器接口 图5-13为一个8位微机系统的存储器子系统 8位微机系统中半导体存储芯片与CPU的的连接方法： 由图可知，内存芯片同CPU 连接有三部分内容： （1）地址线的连接 CPU的地址线分为:芯片外地址、芯片内地址。 （2）数据线的连接 （3）控制线的连接 图5-13为一个8位微机系统的存储器子系统 一、集成译码及其应用 1、74LS138译码器 引脚及逻辑电路： 图5-14 74LS138译码器的逻辑电路及其引脚 表5-5 74LS138功能表 74LS138功能表： 以图5-13的存储器子系统为例，74LS138地址范围计算如表5-6 2、74LS138的应用 可得8片存储器芯片的地址范围： EPROM1：F8000H-F8FFFH EPROM2：F9000H-F9FFFH EPROM3：FA000H-FAFFFH EPROM4：FB000H-FBFFFH SRAM1：FC000H-FC7FFH SRAM2：FC800H-FCFFFH SRAN3：FD000H-FD7FFH SRAM4：FD800H-FDFFFH CPU 8086最小工作摸式 74LS138 八中选一译码器 6116 SRAM(2K*8bit) 。 。 A12 A13 A14 A12 A1