数模混合信号电路设计数字电路设计流程.pptxVIP

内容;设计流程介绍;设计流程介绍;设计方法;设计方法;设计方法:Bottom-Up;设计方法：Top-Down;;Top-Down 设计步骤;Top-Down 设计步骤;Top-Down 设计步骤;Top-Down 设计步骤;;一、概述 综合方法是指电路从较高级别的描述自动地转换到较低级别的描述的自动设计方法。 综合可分为三个层次 行为综合：是指从系统算法级的行为描述到寄存器传输级（RTL）结构描述的转换 逻辑综合：是从RTL级描述到门级逻辑级的转换 版图综合：是从门级描述到产生相应版图的综合 ;二、行为综合 行为综合是一种高层次的综合，它的任务是实现从系统算法级的行为描述到寄存传输级结构描述的转换。这里所说的行为是数字系统或其部件与外界环境的相互关系与作用；而结构是指组成系统RTL级的各个部件及其相互之间的连接关系。 ;;;三、逻辑综合和逻辑优化 逻辑综合通常是使RTL级HDL描述自动转换成一组寄存器和组合逻辑，也就是说经过逻辑综合可以得到集成电路的门级逻辑结构。一般逻辑综合以后紧接着是逻辑优化，主要是考虑面积和时序优化，最后得到一个满足时序，面积和功耗约束条件的优化的逻辑电路。 综合过程是将HDL描述转换成非优化的布尔等式的描述，也就是门级描述，该转换过程是综合软件自动完成的，其过程不受用户控制。采用一定的算法和规则，在约束条件控制下使非优化的布尔等式进一步转换成优化的布尔描述，这就是逻辑优化的过程。 逻辑综合和优化时必须选择合适的综合库。综合库的选择体现设计人员对综合优化过程的控制，反映了对综合的要求。 ;三、逻辑综合和逻辑优化 逻辑优化是在给定综合库的情况下，对于逻辑描述所形成的门电路网络进行优化，优化的目标是根据电路速度和面积等约束条件进行协调，简化和改善电路的逻辑设计。 优化过程分两个阶段进行，它们是: （1）与工艺无关的逻辑优化阶段:运用代数和布尔代数技术对电路进行优化(运用两极极小化过程)； （2）结合综合库，与目标工艺对照阶段:根据制造工艺的要求，将已筒化的逻辑描述转换成综合库耍求的表达形式，也就是用相应的单元符号，包括标准单元或FPGA元件符号以及其它物理实现???逻辑符号替代已简化的描述。;;;;四、版图综合 从电路的逻辑结构到集成电路版图的转换是物理综合的过程，也称为版图综合，实际上就是自动布局布线的过程。按照设计流程，逻辑设计验证完毕接着就可以进行自动的版图设计。 布局算法 布局是放置版图模块的工作，考虑到以后的布线通常是把连接紧密的模块依次放置，目的是使整个版图的面积和电路的工作周期最小，这就是所谓基于Timing的布局。 ;2.布线 布线是根据连接网表对布局后的模块进行连线，布线器的类型分成： 1) 通道布线：适用于通道宽度相同的标准通道 2) 开关箱布线器：能对复杂的崎岖通道布线，也就是能适用于宽度不等的情况。 3) 迷宫(Mage)布线器：能对任何复杂结构的通道布线，由于通道情况比较复杂，算法需要较长运算时间，布线速度较慢。;;;;;;常用的工具;常用的工具;设计过程可分五个阶段： 第一阶段：项目策划 第二阶段：总体设计 第三阶段：详细设计和可测性设计 第四阶段：时序验证与版图设计 第五阶段：加工与完备;第一阶段：项目策划 任务：形成项目任务书 (项目进度，周期管理等)。 流程：市场需求--调研--可行性研究--论证--决策--任务书。 第二阶段：总体设计 任务：确定设计对象和目标，进一步明确芯片功能、内外部性能要求，参数指标，论证各种可行方案，选择最佳方式，加工厂家，工艺水准。 流程：需求分析--系统方案--系统设计--系统仿真。 输出：系统规范化说明(System Specification)：包括系统功能,性能,物理尺寸,设计模式,制造工艺,设计周期,设计费用等等.;第三阶段： 详细设计和可测性设计 任务：分功能确定各个模块算法的实现结构，确定设计所需的资源按芯片的要求，速度，功耗，带宽，增益，噪声，负载能力，工作温度等和时间，成本，效益要求选择加工厂家，实现方式，（全定制，半定制，ASIC，FPGA等）；可测性设计与时序分析可在详细设计中一次综合获得，可测性设计常依据需要采用FullScan，PartScan等方式，可测性设计包括带扫描链的逻辑单元，ATPG，以及边界扫描电路BoundScan，测试Memory的BIST。; 流程：逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(算法的行为级，RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真。 输出： 功能设计(Function Design)：将系统功能的实现方案设计出来.通常是给出系统的时序图及各子模块之间的数据流图。