集成电路测试技术.doc

集成电路测试技术 VLSI Testing Techniques 西安电子科技大学微电子学院 第0章 概述 z 研究意义 z 内容安排 z 常用术语 1 、研究意义 z 为什么要研究测试？ – 保证质量、可靠性要求 – 测试器件和系统性能 – 提高测试效率 – 经济效益 5 VLSI TESTING TECHNIQUES 测试开销 6 VLSI TESTING TECHNIQUES 结论 z 传统的模拟、验证和测试方法难以全面 验证 z 在设计时考虑测试问题，设计易于测试 的电路 7 VLSI TESTING TECHNIQUES 2 、章节安排 z Ch1 电路测试和可测性基础知识 z Ch2 模拟仿真在电路测试中的作用 z Ch3 组合电路测试生成 z Ch4 时序电路测试生成 z Ch5 可测性设计概念 z Ch6 扫描路径、电平敏化设计 z Ch7 伪随机测试 z Ch8 测试系统组成 8 VLSI TESTING TECHNIQUES 3 、常用术语 CAT/ATE 测试类型 测试 测试效率 错误/故障 测试生成 可测性 模拟 仿真 测试经济学 9 VLSI TESTING TECHNIQUES 测试经济学 IC测试 系统测试 成品测试 在高可靠性，开发时间短等条件下尽量降低测试成本 10 VLSI TESTING TECHNIQUES z 成品率 G Y = G B + [( ) ] 2 Y = ? AD 1 e / AD z 缺陷等级 DL 1 Y = ? ( ) 1 T ? ≈ ? TT( In(Y)) 11 VLSI TESTING TECHNIQUES 第1章 电路分析基础 z 物理缺陷及其电路级描述 z 测试生成 z 测试与设计环节的关系 z 测试实施的设计 z 产品测试 1 VLSI TESTING 1.1 验证、模拟和测试 VLSI 设计流程 描述Vhdl Verilog 综合优化匹配 设计 综合 逻辑、时序验证 可测性分析 时间优化 工程化设计 测试生成 可测性设计 测试 综合 投片 前测试 样品成品测试 实际应用 2 VLSI TESTING 模拟（simulation） z 功能模拟 z 时间（时序）模拟 1.1.2 产品测试 z 参数测试 z 功能测试 – 测试图形（pattern） z 门级、RTL级、行为级 4 VLSI TESTING 1.2 故障及故障检测 基本原理 Faulty Response Test Vector True Response 0 0 1/0 1 1 1/0 1 stuck-at-0 5 VLSI TESTING 测试图形生成 z 故障激活 z 故障模型 z 测试生成算法 6 VLSI TESTING 1.3 缺陷、失效、故障 defect、failure、fault z 缺陷－电路物理结构改变 – MOS表面及衬底效应、表面电势、金属化及金属半 导体、电迁移、封装相关 z 失效－电路不能正常工作 – 永久失效、暂时失效 z 暂态失效、间歇性失效 – 参数改变失效、设计失误失效 z 故障－电路逻辑出错 7 VLSI TESTING 失效方式 z 开路 z 短路 z 失效率曲线 8 VLSI TESTING 1.4 故障模型 z 故障的模型化：对故障作一些分类，并 构造最典型的故障 z 基本原则： – 全面准确反映某一类故障对系统的影响 – 尽可能简单，易处理 9 VLSI TESTING 故障模型分类 z 固定型(Stuck)故障 z 恒定开路 z 固定导通 z 桥接(Bridging)故障 z 暂态(Temporary)故障 z 延迟(Delay)故障 z 存储器故障 z 模拟信号故障 10 VLSI TESTING ①固定型故障 Stucking z 某一信号线的逻辑电平不受控制，始终 恒定的一类故障。 – S-A-1 S-A-0 – CMOS中的固定开路故障S-OP z 如元器件的损坏，连线的短路，断路 等。 z 单固定型与多固定型故障 11 VLSI TESTING ②桥接故障 Bridging z 定义：两条信号线意外地短接在一起。 在短路处实现线逻辑，正逻辑为线与， 负逻辑为线或。 z 输入桥故障：几个输入端的桥接 z 反馈桥故障：输入和输出端桥接 x1x2…xsF(0…0,xs+1,…xn)(F)(1…1,xs+1,xn)=1 x1x2…xs(F)(0…0,xs+1,…xn)F(1…1,xs+1,xn)=1 满足第一式条件则振荡，满足第二式为异步时序电路 12 VLSI TESTING ③暂态故障 Temporary z 瞬态故障：一般是由外部干扰引起的，很 难人工重现，在研究可靠性时需注意 z 间歇性故障：随机的，用概率分析对其模 型化