第5章存储器D培训资料.ppt

;第五章 存储器;按用途分类;随机存取存储器RAM;随机读写存储器RAM;基本电路 ;SRAM;DRAM;DRAM;RAM存储器的模块结构;SRAM的读周期;DRAM的读周期;基本的SDRAM时序波形图;高速缓冲存储器;CACHE组成;CACHE的数据更新;影响CACHE性能的因素;只读存储器;掩膜型ROM;PROM;EPROM;紫外线擦除器;编程器;EEPROM/E2PROM;快闪存储器;新型NVRAM;RAM与CPU的连接;Intel 2114;线性选择方式;全译码;译码和译码器;门电路译码;3-8译码器：74LS138;全译码示例;部分译码;部分译码示例;片选端译码小结;存储芯片数据线的处理;存储芯片的读写控制;存储器空间的分配和使用;IBM PC/XT 中存储器空间分配;现代RAM;RAM接口;DIP DIMM;DDR 与 DDR2;CPU与存储器的连接举例;①确定总线及总线信号; 由于计算机中的存储器是按字节组织的，所以无论用哪种存储器芯片，必须保证每个存储地址单元能够存放8位二进制信息。因此，用4位存储器芯片组成8位存储器模块时，可以用位并联的方法，即两片2114并联组成1K ×8位模块。; 通过并联每个地址单元位数扩充成8位（字节）后，再通过题目要设计的总容量进行容量的扩充。因为两片2114并联组成了1K ×8位模块，所以4个这样的模块可组成4K ×8位（4KB）的存储器电路。 所以共需4 ×2= 8片2114芯片。;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0;④ 电路连接;⑤存储器地址译码电路设计;74LS138 3-8线译码器芯片介绍;74LS138 译 码 器 功 能 表;上题存储器地址译码电路设计也可以用74LS138实现。;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0; ;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0;●; 优点：译码电路简单，节约了硬件。 缺点：地址有重叠区，浪费存储空间。 ∴若有n根地址线未参加译码，则有2n个地址重叠区。; 例2. 在8088系统总线上扩充设计8K字节的SRAM存储器电路。SRAM芯片选用Intel 6264，起始地址从04000H开始，译码电路采用74LS138。; 1.计算此RAM存储区的最高地址为多少？ 2.画出此存储器电路与系统总线的连接图。 3.编??程序实现对此存储器区域进行自检。;①求存储区的最高地址;②电路设计; 电路连接;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0; 译码电路设计;③存储器自检程序; MOV BX,0000H MOV AL,0AAH NEXT2: MOV [BX],AL CMP [BX],AL JNZ ERROR INC BX LOOP NEXT2 ERROR: ; 例3. 在8086最小方式系统总线上扩充设计16K字节的SRAM存储器电路。SRAM芯片选用Intel 6264，起始地址从04000H开始，译码电路采用74LS138。; 1.计算此RAM存储区的最高地址为多少？ 2.画出此存储器电路与系统总线的连接图。 ;①求存储区的最高地址;8086 CPU 最 小 方 式 系 统 总 线; 电路连接;A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A1; 译码电路设计; 例4. 在8088最大方式系统总线上扩充设计8K字节的ROM存储器电路。ROM芯片选用Intel 2764，起始地址从FE000H开始，译码