基于FPGA的DDS设计说明.pdfVIP

一、实验名称： 基于 FPGA 的 DDS 信号源设计 二、技术规范： 1. 实验目标： 设计一个直接数字频率合成 (DDS ，Direct Digital Synthesis) ，DDS 是一种新型的频率合成技术。 DDS 技术是一种把一系列数字形式的信号通 过 DAC 转换成模拟信号的合成技术。 DDS 技术具有频率切换时间短，频率分辨率高，频率稳定度高，输出 信号的频率和相位可以快速切换，输出相位可连续，并且在改变时能够保持 相位的连续，很容易实现频率、相位和幅度的数字控制。它在相对带宽、频 率转换时间、相位连续性、高分辨率以及集成化等一系列性能指标方面远远 超过了传统频率合成技术。因此在现代电子系统及设备的频率源设计中，尤 其在通信领域，直接数字频率合成器的应用越来越广泛。 2. 实现功能： 本实验最后将设计出一个具有频率控制和相位移控制功能的 DDS 。 3. 引脚： 本实验有三个输入端口， 8 位的频率控制字端口，分别接 8 个开关按键， 8 位的相位控制字端口，分别接另外的 8 个开关按键，系统时钟输入端口； 一个 8 位输出端口，接 D/A 的输入端口。FPGA 板上的时钟频率为 50MHz ， 本实验将其 10 分频后得到 5MHz 再使用。 三．总体设计方案； 1.DDS 原理： 实验采用目前使用最广泛的一种 DDS 方式是利用高速存储器作查找 表，然后通过高速 DAC 输出已经用数字形式存储的波形。 图 1 ：DDS 系统的基本原理图 图 1 中虚方框部分是 DDS 的核心单元，它可以采用 CPLD/FPGA 来 实现。图中的相位累加器由Ｎ位全加器和Ｎ位累加寄存器级联而成，可对频 率控制字的二进制码进行累加运算，是典型的反馈电路。 频率控制字 M 和相位控制字分别控制 DDS 输出正 (余)弦波的频率和相 位。每来一个时钟脉冲，相位寄存器以步长 M 递增。相位寄存器的输出与 相位控制字相加， 其结果作为正 (余)弦查找表的地址。 正(余)弦查找表的数据 存放在 ROM 中，内部存有一个周期的正弦波信号的数字幅度信息，每个查 找表的地址对应于正弦波中 0 °～360 °范围内的一个相位点。查找表把输 入的址信息映射成正 (余)弦波的数字幅度信号， 同时输出到数模转换器 DAC 的输入端， DAC 输出的模拟信号经过低通滤波器 (LPF) ，可得到一个频谱 纯净的正 (余 )弦波。 DDS 具体工作过程如下：每来一个时钟脉冲 clk ，N 位全加器将频率 控制数据 M 与累加寄存器输出的累加相位数据 N 相加，把相加后的结果送 至累加寄存器的输入端。 累加寄存器一方面将上一时钟周期作用后所产生的 新的数据反馈到加法器的输入端， 以使加法器在下一时钟的作用下继续与频 率控制数据 M 相加；另一方面将这个值作为取样地址值送入幅度 / 相位转换 电路，此电路根据取样地址输出相应的波形数据。最后经 D/A 转换器和低 通滤波器将波形数据转换成所需要的模拟波形。 DDS