EDA(第1讲b)第2章 PLD硬件特性与编程技术.pptxVIP

EDA技术与VHDL 第2章PLD硬件特性与编程技术 2.1 概 论 图2-1 基本PLD器件的原理结构图 2.1 概 论 2.1.1 PLD的发展历程 熔丝编程的PROM和PLA器件 GAL器件 AMD公司推出PAL器件 FPGA器件 EPLD器件 内嵌复杂功能模块的SoPC CPLD器件 2.1.2 PLD的分类图2-2 按集成度(PLD)分类 2.3 CPLD的结构与工作原理 图2-26 MAX7000系列的单个宏单元结构 2.3 CPLD的结构与工作原理 1．逻辑阵列块(LAB) 图2-27 MAX7128S的结构 2.3 CPLD的结构与工作原理 2．宏单元 逻辑阵列、乘积项选择矩阵、可编程寄存器 全局时钟信号。 全局时钟信号由高电平有效的时钟信号使能。 用乘积项实现一个阵列时钟。 2.3 CPLD的结构与工作原理 3．扩展乘积项 图2-28 共享扩展乘积项结构 3．扩展乘积项 共享扩展项 并联扩展项 图2-29 并联扩展项馈送方式 2.3 CPLD的结构与工作原理 4．可编程连线阵列(PIA) 图2-30 PIA信号布线到LAB的方式 5．I/O控制块 图2-31 EPM7128S器件的I/O控制块 2.4 FPGA的结构与工作原理 2.4.1 查找表逻辑结构 图2-32 FPGA查找表单元 2.4.1 查找表逻辑结构 图2-