第3章 组合逻辑电路 习题new复习过程.pptVIP

  • 30
  • 0
  • 约3.43千字
  • 约 37页
  • 2020-06-16 发布于浙江
  • 举报

第3章 组合逻辑电路 习题new复习过程.ppt

[题3.17] 用8选1数据选择器CC4512产生逻辑函数 [解] 令A=A2,B=A1,C=A0,D=D0~D7,将Y写成最小项之和的形式,找出与8选1数据选择器在逻辑上的对应关系,确定D0~D7所接信号。 [题3.18] 用8选1数据选择器产生逻辑函数 [解] 将Y变换成最小项之和形式。 令A=A2,B=A1,C=A0, 凡Y中含有的最小项,其对应的Di接1,否则接0。如图A3.18所示。 《数字电子技术基础》 《数字电子技术基础》 《数字电子技术基础》 《数字电子技术基础》 《数字电子技术基础》 《数字电子技术基础》(第四版)教学课件 天津工业大学 联系地址:天津工业大学 电气工程与自动化学院 邮政编码:300160 电子信箱:chenhongyan@tjpu.edu.cn 联系电话:(022图3-12超前进位全加器74283.gif 图3-19_译码器138.gif 图3-27双四选一153.gif 图3-28八选一151.gif 3-20 分别用与非门设计如下电路: (1) 三变量的奇数电路(三变量中有奇数个1时,输出为1)。 (2) 三变量的偶数电路(三变量中有偶数个1时,输出为1。全0为偶数个1)。 3-21 试画出用“与非”门和反相器实现下列逻辑函数的逻辑图。 (1) (2) (3) (4) 3-22 试画出用“或非”门和反相器实现下列逻辑函数的逻辑图。 (1) (2) (3) (4) 3-24 用门电路设计一个将4位二进制数码转换为4位格雷码的逻辑电路。 B3 B2 B1 B0 G3 G2 G1 G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0 00 01 11 10 00 01 11 10 B3 B2 B1 B0 00 01 11 10 00 01 11 10 B3 B2 B1 B0 00 01 11 10 00 01 11 10 B3 B2 B1 B0 00 01 11 10 00 01 11 10 B3 B2 B1 B0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 G0 G3 G2 G1 3-27 用门电路设计一个三输入,三输出的组合逻辑电路,如题图P3-27所示。当A=1,B=C=0时,红﹑绿灯亮。当B=1,A=C=0时,绿﹑黄灯亮。当C=1,A=B=0时,黄﹑红灯亮。当A=B=C=0 时,三个灯全亮。其它情况均不亮。 提示:驱动发光二极管(LED)的输出门应该用集电极开路门,LED正向导通压降约1V,正常发光时电流在6~10mA范围。 解:设红、绿、黄灯分别用R、G、Y表示,灯亮为0,不亮为1 输 入 输 出 A B C R G Y 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 A BC 0 1 00 01 11 10 R 1 1 1 1 1 A BC 0 1 00 01 11 10 G 1 1 1 1 1 A BC 0 1 00 01 11 10 Y 1 1 1 1 1 3-29试用门电路和3线-8线译码器设计一个一位二进制数全加器。 解:设两个加数为A和B,低位的进位为C,和为S,进位输出为CO 3-30 试用八选一数据选择器CT74151实现下列函数: (1) F1(A,B,C)=∑m(1 ,2 ,4,7) (3) F3(A,B,C,D)=∑

文档评论(0)

1亿VIP精品文档

相关文档