CMOS数字集成电路设计_八位加法器实验报告文档推荐 .pdfVIP

CMOS数字集成电路设计 课程设计报告 学 院：****** 专 业： ****** 班 级： ****** 姓 名：Wang Ke qin 指导老师： ****** 学 号： ****** 日 期： 2012-5-30 目 录 一、 设 计要求 错误 ! 未定义书签。 二、 设 计思路 错误 ! 未定义书签。 三、 电路设计与验证 错误 !未定义书签。 (一 ) 1 位全加器的电路设计与验证 错误 !未定义书签。 1) 原理图设计 错误 !未定义书签。 2) 生成符号图 错误 !未定义书签。 3) 建立测试激励源