智能倒计时器课程设计.docVIP

毕业设计（论文） （2010届） 题 目 智能倒计时器的设计 指导教师 院 系 机械电子与建筑工程学院 智能倒计时器的设计 院系：机械电子与建筑工程学院 班级： 指导老师： 姓名： 4．1 硬件设计 本电路设计以AT89S51单片机为系统核心，通过对AT89S51的编程加上一些外围电路来完成所要求的所有功能，电路的原理框图如图1所示。该图包括单片机时钟电路、单片机复位电路、控制电路、显示电路、报警电路和单片机等6个部分。 图1 基于单片机的设计参考方案框图 4．1．1主要单元电路设计 1.AT89S51单片机电路设计 AT89系列单片机是美国ATMEL公司继承INTEL公司80C31的核心技术并和自身先进的闪电存储器（FLASH MEMORY）技术相结合而产生的FLASH单片机系列。它是一种低功耗、高性能、内含4K/8K字节闪电存储器、用CHMOS工艺制作的8位单片机。 AT89S51是ATMEL公司的产品，它具有8位CPU，4个I/O口，32根I/O口线，两个16位的定时器/计数器，五个中断源，两个优先级等特点。 1．主要特性 与MCS-51 兼容 4K字节可编程闪烁存储器 寿命：1000写/擦循环 数据保留时间：10年 全静态工作：0Hz-24Hz 三级程序存储器锁定 128*8位内部RAM 32可编程I/O线 两个16位定时器/计数器，5个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振荡器和时钟电路 2．管脚说明 VCC：供电电压。 GND：接地。 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 AT89S51单片机外围电路设计 （1）单片机振荡电路 单片机振荡电路的作用是产生单片机工作所需要的时钟信号，单片机本身就是一个复杂的同步时序电路，为了保护同步工作方式的实现，电路应在唯一的时钟信号控制下严格地按时序进行工作。而时序所研究的则是指令执行中各信号之间的相互时间关系。 1）时钟信号的产生 如图2所示，此图为单片机时钟信号的产生电路。电路中的两个电容取30pF，振荡电路中的晶振的频率为11.0592MHz。 2）引入外部脉冲信号 在由多片单片机组成的系统中，为了各单片机之间时钟信号的同步，应当引入唯一的公用外部脉冲信号作为各单片机的振荡脉冲。 图2振荡电路 （2）单片机复位电路 在单片机应用系统工作时，除了进入系统正常的初始化之外，当由于程序运行出错或操作错误使系统处于死锁状态时，为摆脱困境，也需按复位键进行重新启动。 复位电路是通过外部电路实现的，在时钟电路工作后，只要在单片机的RST引脚上出现24个时钟振荡脉冲以上的高电平，单片机便实现复位。 复位电路采用上电自动复位； 当采用11.0592MHz晶振时，C为22uF，R为1KΩ时，断电后上电便能自动复位。 如图： 2．显示电路的设计与分析 在显示电路的设计中，利用了多位Led显示驱动器MAX7219进行动态显示，max7219是美国MAXIM公司推出的三线串行8位LED显示驱动器,具有多种显示（可控）方式。其管脚说明与单片机接口电路如图4-1所示。由AT89S51的P2.0到.P2.2口输出至MAX7219芯片来控制数码管显示及点亮方式。该电路为动态显示方式，每个数码管轮流点亮1ms，有良好的视觉效果极显示的同步性及可靠性。 图4-1 MAX7219的管脚说明与显示电路 各引脚的功能为： DIN：串行数据输入端 DOUT：串行数据输出端，用于级连扩展 LOAD：装载