- 1、本文档共14页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
关于Modelsim仿真工具的一些心得
郝时光
精选
1.Moelsim版本
ModelSim分几种不同的版本:SE、PE、LE和OEM,其中SE是最高级的版本。而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。
MODELSIM SE是主要版本号,也是功能最强大的版本,支持对Verilog和VHDL语言的混合
SE版和OEM版在功能和性能方面 有较大差别
仿真。对于代码少于40000行的设计,ModelSim SE 比ModelSim XE要快10倍;对于代码超过40000行的设计,ModelSim SE要比ModelSim XE快近40倍。
精选
2. Modelsim仿真
Modelsim仿真分为功能仿真,门级仿真,时序仿真
功能仿真(前仿真,代码仿真)
主旨在于验证电路的功能是否符合设计要求,其特点是不考虑电路门延迟与线延迟,主要是验证电路与理想情况是否一致。可综合FPGA代码是用RTL级代码语言描述的,其输入为RTL级代码与Testbench.在设计的最初阶段发现问题,可节省大量的精力
门级仿真和时序列仿真 (后仿真)
使用综合软件综合后生成的门级网表进行仿真,不加入时延文件的仿真就是门级仿真.可以检验综合后的功能是否满足功能要求,其速度比功能仿真要慢,比时序仿真要快.
在门级仿真的基础上加入时延文件(.sdf)的仿真就是时序仿真,比较真实地反映了逻辑的时延与功能.综合考虑电路的路径延迟与门延迟的影响,验证电路能否在一定时序条件下满足设计构想的过程,是否存在时序违规
精选
3. 之前的使用方法
在ISE中安装modelsim, 嵌套使用仿真工具
优点---使用方便,易于入手
缺点---不能做系统级别的仿真,仿真效率很低, 处理modelsim与ISE不兼容的问题
精选
4. 新使用方法
最大特点:不需要和ISE结合使用
方法步骤:
导入仿真库文件
建立工程,利用命令行编写do文件
执行仿真程序
演示如下:
精选
5. 优点
不用考虑与ISE的兼容性问题
可以方便使用命令行或者do文件
修改后不用重新打开仿真窗口, 提高仿真效率
精选
6. 后仿真(门级仿真和时序仿真 )
为modelsim生成3个库
首先,介绍一下这三个库。
Simprim_ver:用于布局布线后的仿真。
Unisim_ver :如果要做综合后的仿真,还要编译这个库。
Xilinxcorelib_ver:如果设计中调用了CoreGen产生的核,则还需要编译这个库。
我们要为modelsim生成的是标准库。所谓的标准库就是modelsim运行后,会自动加载的库。
精选
第二步:在modelsim.ini中添加如下标准库
simprim_ver = G:/EDA/Xilinx/simprim_ver(库的路径,以下同)
unisim_ver = G:/EDA/Xilinx/unisim_ver
xilinxcorelib_ver = G:/EDA/Xilinx/xilinxcorelib_ver
精选
第三步. 综合
之前都是使用ISE自带综合工具
缺点:综合速度慢,单线程综合
推荐使用Synplify pro(我这里用9.6版本)仿真工具
优点:四线程综合,仿真速度提高四倍
设置见演示
精选
第四步:找到后仿真文件
如演示,我们可以看到在Implement Design中有三个大分支,这对应着三种仿真。按你的需要按下相应的图标,生成modelsim后仿真所需要的文件,下面对生成的文件和生成这些文件的图标进行说明。
精选
精选
第五步:添加SDF和Lib文件
如演示:
精选
第六步: 编写sim.do文件
vlib work
vmap work
vlog ../sim/*.v
vcom ../src/*.vhd
vsim -t ps testbench
log -r /*
do wave.do
run 300us
精选
谢谢大家
精选
文档评论(0)