半导体制造工艺流程及可靠性测试.pptVIP

半 导体元件制造过程可分为 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）、 晶圆针测制程（Wafer Probe）； 後段（Back End） 封装（Packaging）、 测试制程（Initial Test and Final Test） NPN晶体管刨面图 半 导体元件制造过程 前段（Front End）制程---前工序 晶圆处理制程（Wafer Fabrication；简称 Wafer Fab） 第一次光刻—N+埋层扩散孔 1、减小集电极串联电阻 2、减小寄生PNP管的影响 外延层淀积 1、VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2→Si+HCl 2、氧化 TepiXjc+Xmc+TBL-up+tepi-ox 第二次光刻—P+隔离扩散孔 在衬底上形成孤立的外延层岛,实现元件的隔离. 第三次光刻—P型基区扩散孔 决定NPN管的基区扩散位置范围 第四次光刻—N+发射区扩散孔 集电极和N型电阻的接触孔,以及外延层的反偏孔。 Al—N-Si 欧姆接触：ND≥1019cm-3，　　　　　　　　 第五次光刻—引线接触孔 　　 第六次光刻—金属化内连线：反刻铝 　　 MOSFET管结构图 主要制程介绍 1.衬底选择 晶圆（晶片） 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯化硅，经蒸馏纯化后，透过慢速分解过程，制成棒状或粒状的「多晶硅」。一般晶圆制造厂，将多晶硅融解 后，再利用硅晶种慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8寸 硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 晶圆片 硅晶圆材料（Wafer） 　晶圆是制作硅半导体IC所用之硅芯片，状似圆形，故称晶圆。材料是「硅」， IC（Integrated Circuit）厂用的硅芯片即为硅晶体，因为整片的硅芯片是单一完整的晶体，故又称为单晶体。但在整体固态晶体内，众多小晶体的方向不相，则为多晶体。生成单晶体或多晶体与晶体生长时的温度，速率与杂质都有关系。 一般清洗技术 光 学 显 影  　光学显影是在感光胶上经过曝光和显影的程序，把光罩上的图形转换到感光胶下面的薄膜层或硅晶上。光学显影主要包含了感光胶涂布、烘烤、光罩对准、 曝光和显影等程序。 关键技术参数:最小可分辨图形尺寸Lmin(nm) 聚焦深度DOF 曝光方式:紫外线、X射线、电子束、极紫外 蚀刻技术（Etching Technology） 蚀刻技术（Etching Technology）是将材料使用化学反应物理撞击作用而移除的技术。可以分为: 湿蚀刻（wet etching）:湿蚀刻所使用的是化学溶液，在经过化学反应之后达到蚀刻的目的. 干蚀刻（dry etching）:干蚀刻则是利用一种电浆蚀刻（plasma etching）。电浆蚀刻中蚀刻的作用，可能是电浆中离子撞击芯片表面所产生的物理作用，或者是电浆中活性自由基（Radical）与芯片表面原子间的化学反应，甚至也可能是以上两者的复合作用。 现在主要应用技术:等离子体刻蚀　 常见湿法蚀 刻 技 术 CVD化学气相沉积 是利用热能、电浆放电或紫外光照射等化学反应的方式，在反应器内将反应物（通常为气体）生成固态的生成物，并在晶片表面沉积形成稳定固态薄膜（film）的一种沉积技术。CVD技术是半导体IC制程中运用极为广泛的薄膜形成方法，如介电材料（dielectrics）、导体或半导体等薄膜材料几乎都能用CVD技术完成。　　　 化学气相沉积 CVD 化 学 气 相 沉 积 技 术 常用的CVD技术有： (1)常压化学气相沈积（APCVD） (2)低压化学气相沈积（LPCVD） (3)电浆辅助化学气相沈积（PECVD） 较为常见的CVD薄膜包括有： 二气化硅（通常直接称为氧化层） 氮化硅 多晶硅 耐火金属与这类金属之其硅化物 物理气相沈積（PVD） 主要是一种物理制程而非化学制程。此技术一般使用氩等钝气，藉由在高真空中将氩离子加速以撞击溅镀靶材后，可将靶材原子一个个溅击出来，并使被溅击出来的材质（通常为铝、钛或其合金）如雪片般沉积在晶圆表面。　PVD以真空、測射、离子化或离子束等方法使純金屬揮發，与碳化氫、氮气等气體作用，加熱至400～600℃（約1～3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜，　PVD可分為三种技術：(1)蒸鍍（Evaporation）；(2)分子束磊晶成長（Molecular Beam Epitaxy；MB