第四章-存储器.pptVIP

第４章 存 储 器 4.1 概 述 一、存储器分类 二、存储器的层次结构 CPU访问内存时，将地址码同时送到Cache和主存，若在Cache中找到相应内容，称访问“命中”，信息就从Cache中读取； 否则CPU就以较慢的速度从主存中读取（称访问“不命中”）。此时一般要进行Cache和主存的信息交换。 1. 存储器三个主要特性的关系 4.2 主存储器 一、概述 64K需要16条地址线 芯片为16K，需要地址线为14条 五、存储器与 CPU 的连接 例4.1　　已知条件： CPU 有16条地址线、8根数据线、MREQ为访存控制、WR为读/写控制。 可供选择的存储器芯片有： RAM　1K×4位、 4K×8位、 8K×8位 ROM　 2K×8位、 4K×8位、 8K×8位 74138译码器及各种门电路 此题与例4.1的不同在于： 这里给出的存储器的容量和位置，自己确定各个芯片的地址范围； 多的地址信号线为高电平； 译码器控制端的连接略有不同； 双端口存储器 4.3 高速缓冲存储器 问题的提出　 Cache 的工作原理 Cache 与主存的地址映射关系 替换策略和更新策略 Cache 的性能分析 3. Cache 的基本结构 Cache的存储体 地址映射变换机构 替换机构（对用户透明，由硬件完成） 二、Cache – 主存的地址映射 直接映射 是一种多对一的