基于分布式算法的FIR数字滤波器的FPGA实现.docVIP

第30卷　第4期2009年8月大连交通大学学报 JOURNAL　OF　DALIAN　JIAOTONG　UNIVERSITYVol.30　No.4 　Aug.2009　 文章编号:167329590(2009)0420084204　 基于分布式算法的FIR数字滤波器的FPGA实现 薛严冰,韩雪,邵远 (大连交通大学电气信息学院,辽宁大连116028) 摘　要:根据基于查找表结构的分布式算法的基本原理,器(FIR)的实现方法.用FPGA设计并实现了一个32.数字滤波器线性相位的特性减小了电路规模,,法结构和流水线技术提高了滤波器的速度.关键词:FIR滤波器;分布式算法;FPGA中图分类号:TN713.7 :A 0　引言 数字滤波器是数字信号处理的重要基础,在对信号的过滤、检测与参数的估计等信号处理中,数字滤波器是使用最广泛的一种线性系统.FIR (FiniteImpulseResponse)数字滤波器在设计任意幅频特性的同时,保证了严格的线性相位特性.并且采用非递归结构,不论在理论上还是在实际的有限精度运算中都不存在稳定性问题,运算误差也相对IIR(InfiniteImpulseResponse)数字滤波器有所降低.因此,在通信、图像处理、模式识别等领域都有着广泛的应用 [1] 器MAC [7] (MultiplierAddCell)结构和分布式算 法DA(DistributedArithmetic)结构两种.采用 大规模的乘累加(MAC)运算来实现高阶FIR滤波器会耗费有限的硬件资源,因此利用ROM查询表将固定系数的乘累加运算转换成查表操作的 [9] DA结构成为设计的首选. 在本文中,基于分布式算法设计了一种低通FIR滤波器,利用线性相位FIR滤波器的对称性减小了硬件规模,利用分割查找表的方法减小了存储空间,采用并行分布式算法结构和流水线技术提高滤波器的速度,最后在FPGA上实现了该滤波器.经过验证,该滤波器的滤波效果良好. [8] . FIR滤波器的实现方法有:利用专用的集成 [2][3] 电路(ASIC)、DSP器件和可编程逻辑器 1　分布式算法 分布式算法是一项重要的FPGA技术,广 泛地应用在计算乘积和之中.一个N阶的FIR滤波器的表达式如下: N-1 件 [4] .尽管DSP处理器具有通过软件设计实现不 [10] 同功能的灵活性,但其指令顺序执行的特点极大制约着速度性能.面向数字信号处理的各类专用ASIC芯片虽然可以解决并行性和速度的问题,但 是高昂的开发设计费用、耗时的设计周期以及呆板的纯硬件结构,使得数字信号处理的ASIC解决方案日益失去其实用性.现代大容量、高速FP2GA的出现,克服了上述方案的诸多不足,成为FIR数字滤波器的优良实现载体,相关研究受到 y(n)= n=0 ∑c[n]x[n]=c[0]x[0] +c[1]x[1]+ 广泛关注 [526] . (1)…+c[N-1]x[N-1] 其中,y(n)表示滤波器的输出,x(n)表示输入信号,c(n)表示滤波器的系数,N 表示滤波器的阶数.在FPGA中,数据采用二进制的补码表示,所以有符号的输入信号x(n)的表达式如下: FIR滤波器的FPGA实现方式主要有乘累加 3收稿日期: 2008211206 作者简介:薛严冰(1973-),女,副教授,博士研究生,主要从事电路设计和信号处理的研究E2mail:dlxyb@. ? 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. 　第4期薛严冰,等:基于分布式算法的FIR数字滤波器的FPGA实现 B-1 　85 x[n]=-2×xb[n]+ b b=0 ∑ xb[n]×2, b h(0)=h(31)=-12,h(1)=h(30)=-25 (2) h(2)=h(29)=-3,h(3)=h(28)=44h(4)=h(27)=52,h(5)=h(26)=-24h(6)=h(25)=-109,h(7)=h(24)=-69h(8)=h(23)=106,h(9)=h(22)=214h(10)=h(21)=43,h(11)=h(20)=-311 (3) h(12)=h(19)=-402,h(13)=h(18)=153h(14)=h(17)=1200,h(15)=h(16)=2047 　xb[n]∈[0,1] 其中,xb[n]表示x[n]的第b位,而x[n]也就是x的第n次采样,而输出y可以表示为: y=-2×f(c[n],xb[n])+ B-1 N-1 bb b=0 ∑2×∑f(c[n],xb[n]) n=0 式(3)中的函数f(c[n],xb[n])利用查找表来实现,即把2的数据预先存入程序的查找表,然后把