基于eda和单片机技术的逻辑分析仪设计课件.pdfVIP

基于 EDA 和单片机技术的逻辑分析仪设计课件 摘要：本设计采用单片机控制 8 路逻辑信号电平采集；采用 EDA 技术设计的 CPLD 芯片 处理逻辑信号，控制点阵扫描和分析结果在示波器上显示；单片机和 CPLD 间采用中断方 式交换数据。该设计具有 1、3 级触发方式，触发字位置和浮动时标线显示等功能, 以及友好 操作界面和波 ... BR摘要：本设计采用控制 8 路逻辑信号电平采集；采用 EDA 技术设计的 CPLD 芯片处 理逻辑信号，控制点阵扫描和分析结果在示波器上显示；和 CPLD 间采用中断方式交换数 据。该设计具有 1、3 级触发方式，触发字位置和浮动时标线显示等功能, 以及友好操作界面 和波形稳定显示等特点，并拓宽示波器使用功能。BR关键字：点阵扫描控制；逻辑分析； CPLD ；VHDL 编程BRBR 【Abstract 】This design uses the one-chip microcomputer to be controlled gathering of logical signal levels of 8 tunnels, Use CPLDs chip of EDAs technical design to the logic signal processing and Controlnbsp; scanning to the lattice signal and The result of display analysis on the oscillograph , Use the interrupt mode exchange data between one-chip microcomputer and CPLD. this design has 1 and 3 grade of method of activation , trigger word seat display and time to be marked thread displaynbsp; etc. merit ability ，As well as friendly operation interface and waveform stabilization what showsnbsp; etc. characteristic , And widen the oscillograph use merit ability . BR 【Key words 】The lattice scanning control; The logical analysis; CPLD; VHDLs programmingBRBRnbsp;软件设计BR软件设计 部分有逻辑信号检测及数据采集处理、键盘显示扫描处理、采样字节输出处理和 CPLD 内 部结构设计 VHDL （硬件描述语言）编程四部分。本文主要介绍逻辑信号检测及数据采集处 理和 CPLD 结构设计 VHDL 编程部分。BRBR逻辑信号检测及数据采集处理BR逻辑 信号检测及数据采集处理是通过单片机的 INT1 中断服务程序来完成。其中 1 级触发字逻辑 信号检测中断服务程序和数据采集处理子程序流程如图 6、图 7 所示。BR 当各项参数设 定后，按“确认键”保存参数，并打开逻辑信号检测中断（INT1 ），关闭采样字节输出中断 （INT0 ）。每次逻辑信号发生器的位传送时钟(B-CLK)触发一次逻辑信号检测中断服务程序 的执行，每次服务程序执行要进行 8 次路选和 8 次 AD 转换启动，并分别检测转换结束状态 和读取转换结果。每次逻辑信号检测中断服务，要调用 8 路逻辑信号数据采集处理子程序， 将 8 路信号状态转换成 1 个采样字节，并存入采样数据区。当数据区存满后，关闭逻辑信号 检测中断，打开采样字节输出中断，等待 CPLD 输出中断请求(CLPD-INT) 。BRBR本 设计将单片机和 EDA 技术结合起来，简化了硬件结构，工作性能稳定，经过应用测试，达 到了逻辑分析仪应有的功能要求。 p class=Uxh307/p BR通过本设计，笔者认为， 运用 EDA 技术设计电路，设计者可专注于电路的行为和功能，而不必考虑电路如何实现及 电路布线，并且可通过计算机进行设计效果的模拟和修改，为设计者提供了更广阔的设计空 间。用单片机和EDA 技术开发的电子产品，在功能、性能指标和开发效率等方面比传统的 方法有明显的提高，而且成本降低。BR参考文献：[1]顾乃级,孙续. 逻辑分析仪原理与 应用[M]. 北京:人民邮电出版社,1973. BRnbsp;nbsp;nbsp;nbsp;nbs