基于边界扫描技术的PCB测试.pdfVIP

∞lNASCIENOE AND硅眦oGY 中国科拄信息2010年第T6期 INFCXmAATION^I叼2010 10 Issn1001-8972201016062 DOI3969，J 基于边界扫描技术的PCB测试 3005 刘军中国电子抖植集团筘38研究所数字艇术部2 ‘ 。 艟葛 -_． 、， FPGA或CPIJI)．几乎可以肯定这吩硬件 理代雷达中使甩的P∞中大量采用集成度 是通过JTAG端II粜进行配咒、加栽的。 很高的c尤其是BGA8件。传统的驯诫蛮际t，许多CPLDjf【IFPGA制造商部 方法无法进行或者测试效率住下，并且洲 将JTAG作为#器件侄系统编榉与配置的 试的直盖率也不高，PcB调试工作枉寿圉 标准方法。¨前，利Ⅲf7J冉1具柬进行 堆，迫切需要一种高教的测试手收来辨击 谰试的碰件，如AD[的虎链系统一协性能浮 硬件驯试中遇刮的难题．近界扫描剃试结 点I)S11 TSlOl和TS20I．也是通过 构提供7一种方浩，可以离垃的测试PcB JTAG JTAG端『1与处理器对话。说明r 滩 上自的嚣件，采甩边界扫描挂木设计的 端口在几乎所有使刚高性能觳}器件的印 R；B自动刺试设备(ATE)艰好的拜击7高 驯电路扳中都会出现．这姚为采用基下 性能PcB剖试的堆题。 边辨扫描挫求求测试PCB提供r幕奉条 关键谗 ．． ． 件。 田1边界扫描逻辑结构 自动剥试设备；]3GA嚣件．边界扫描 3边界扫描技术的原理介绍 0川nd 边界扫描堆无信号(B Y 边界手J描拄术的毖术恩想是在霖近芯 SCancell signals) 1引言 片的输^输m管脚l‘增加·十移仇寄存器 证掉什墒人端I，lf#获数搦 彼ⅣJ知道早期雷选的数字处理技术水 啦几。吲为这些移位弁存嚣雌兀都分布 在忭行输出端PO蜓新数据 正0片的边界上(餍围)．‘所以被称为 串行}端敦摒从SO到与它柑部的sl ·F较眠，程国第--ft莱川脉冲压缩技术的 聱成苗逃薛币是用模拟器件(声表面波滤 迎界fJ描寄存器。当芯"处于调试状忐 行为透叫：rJ到逃PO 的叶髅，造蝗边畀扣摘寄仵器可以将g TAP拄制器fj寸(TAP 漩器)州1}数#器件求th缩需选跚波。随 片和外【w的输八籀出隔离升求。通过这 J s) 棒夫规陵集成电路羊n计算HL技术的啦聪． signa 毡粜越多的高性能通川及专用cPu 世迎抖扫描啦兀．可以盛理对占"输^ M{试信号输八TDI