MSI译码器逻辑功能测试.docVIP

1 1 实验三 验证性实验—— MSI 译码器逻辑功能测试 一．实验目的 掌握中规模 (MSI) 集成译码器的逻辑功能和使用方法； 验证 3— 8 线译码器和七段显示译码器的逻辑功能； 掌握数码管与译码器配合使用的方法； 。二．实验原理 译码器的作用是进行代码间的 “翻译”，将具有特定含义的二进制码进行辨别， 并转换成控制信号。 译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。 l．变量译码器 (又称二进制译码器 )，用以表示输入变量的状态，如 2 线— 4 线、 3 线— 8 线和 4 线— 16 线译码器。若有 n 个输入变量，则有 2n 个不同的组合状态，就有 2n 个输出端供其使用。例如，有 3 个输入变量 (或称为地址端 )，那么就可以有 23=8 个不同的地址组合，分别为 000、001、010、011、100、101、110、111，可以控制 8 个输出端， Y 0Y Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 16 15 14 13 12 11 10 9 V CC Y 0 Y 1 Y 2 Y 3 Y4 Y 5 Y 6 74LS138 A 0 1 A 1 A 2 2 3 S2 4 S3 S1 Y 7 GND 5 6 (b) 7 8 1 1 1 15 14 13 12 11 10 9 7 Y 0 Y1 Y 2 Y 3 Y 4 Y 5 74LS138 Y 6 Y 7 1 1 1 16 V CC S1 S2 S3 A 0 A 1 A 2 A 0 1 A 1 A 2 2 3 S1 8 GND 6 S2 4 S3 5 (a) 图 3-1 (c) 3—8 线译码器 74LS138 逻辑图及引脚排列 以 3 线— 8 线译码器 74LSl38 为例，图 3-1(a)(b) (c) 分别为其逻辑图及引脚排列。 其中 A 2、A 1、 A 0 为地址输入端，￣ Y 0 ~￣Y 7 为译码输出端， S1、ˉS2、ˉS3 为使能端。表 3-1 为 74LSl38 功能表。 当 S1=1，ˉS2+Sˉ3=0 时， 74LS138 工作，地址码所指定的输出端输出 0(被选中 )，其它输出端均输出 1(未被选中 )。当 S1=0；ˉS2+ˉS3 =×（注：“×”即不论是什么逻辑值的意 思。）；或 S1=×，ˉS2+ˉS3=1 时，译码器被禁止，所有输出同时为 l 。 表 3-1 输 S1 Sˉ2+ ˉS3 入 A 2 A 1 A 0 Y 0 Y 1 Y 2 输 Y 3 出 Y 4 Y 5 Y 6 Y 7 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 1 1 1 1 1 1 74LS138 译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输 入端输入数据信息，器件就成为一个多路分配器，如图 3-2 所示。若令ˉS2=ˉS3=0 ，在 S1端输入数据，地址码所对应的输出端输出 S1 数据的反码； 若令 S1=1、ˉS3=0 ，从ˉS2 端输入数据，地址码所对应的输出端就 是 S2 端数据信息的原码。 若输入的是时钟脉冲，则数据分配器便 成为时钟脉冲分配器。数据分配 器可将一个信号源的数据信息 分配器输出 Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 74LS138 Z Y 0 Y 1 Y 2 Y3 Y 4 Y 5 Y 6 Y 7 A0 A 1 A 2 S1 S2 S3 74LS138 传输到不同的地点。 二进制译码器还可以用来 实现逻辑函数。由表 3-1 知 ，  地址输入  数据输入 A 0 A 1 A 2 A B C S1 S2 S3 +5V 74LS138 正常工作时，每个输出端输出的逻辑关系为 图 3-2 数据分配器 图 3-3 实现逻辑函数图 Y 0 A 2 A 1A 0 Y 1 A 2 A 1A 0 Y 2 A 2A 1 A 0 Y 3 A 2A 1 A 0 Y 4 A 2 A 1 A 0 Y 5 A 2 A 1A 0 Y 2 A 2A 1A 0