ABEL部分程序解读doc资料.pdfVIP

ABEL 部 分 程 序 解 读 数字电路课程设计 ABEL 部分程序 例 1 组合电路实验 MODULE comb_simple // title ‘This is a gal demo // U9 device P16V8R; in1,in2,in3 pin ; out1,out2,out3 pin ; equations out1=in1in2in3; out2=in1#in2#in3; out3=!in3; END 例 2 组合电路实验的测试向量 MODULE comb_simple // t itle ‘This is a gal demo // U9 device P16V8R; in1,in2,in3 pin ; out1,out2,out3 pin ; test_vectors ([in1,in2,in3]-[out1,out2]) [0,0,0]-[.x.,.x.]; [0,0,1]-[.x.,.x.]; [0,1,0]-[.x.,.x.]; [0,1,1]-[.x.,.x.]; [1,1,1]-[.x.,.x.]; END 例 3 用 GAL16V8 设计如下 6 个基本逻辑门： P123 与门，或门，与非门，或非门，异或门，同或门。 解 6 个基本逻辑门的逻辑表达式为 根据上述逻辑表达式，采用一片 GAL16V8 就可以实现 6 个基本逻辑门。用 ABLE-HDL 语言写出的基本逻辑门的设计源文件如下： MODULE BASIC-GATES // 头部 TITLE BASIC GATES; // 说明部 IC1 DEVICE P16V8S ； A1,B1,A2,B2 PIN 19,1,2,3; 输入脚定义 A3,B3,A4,B4 PIN 4,5,6,7; A5,B5,GND PIN 8,9,10; A6,B6,F6,F5 PIN 11,12,14,14; F4,F3,F2,F1 PIN 15,16,17,18; 输出脚定义 EOUATIONS // 逻辑描述部 F1=A1B1; 表示 “与 ”运算 F2=A2#B2; #表示 “或 ”运算 F3=!(A3B3); ！表示 “非 ”运算 F4=!(A4#B4); F5=A5$B5; $表示 “异或 ”运算 F6=(A6!$B6); ！$表示 “同或 ”运算 TEST_VECTIORS ([A1,B1,A2,B2,A3,B3,A4,B4,A5,B5,A6,B6]- [F1,F2,F3,F4,F5,F6]) INPUT OUTPUT [0,0,0,0,0,0,0,0,0,0,0,0]-[0,0,1,1,0,1] [0,1,0,1,0,1,0,1,0,1,0,1]-[0,1,1,0,1,0] [1,0,1,0,1,0,1,0,1,0,1,0]-[0,1,1,0,1,0] [1,1,1,1,1,1,1,1,1,1,1,1]-[1,1,0,0,0,1] END BASIC-GATES 例 4 带三态控制的四输入与非门 P153 例 2 一个带三态控制的四输入与非门的 ABLE-HDL 模块源程序如下： MODULE GAL5 // 模块 GAL5 开始 TITLE able input file // 标题语句 U05 DEVICE P16V8C // 器件说明： U05 为 P16V8C a,b,c,d PIN 2,3,4,5; //输入管脚说明 f PIN 12