数字时钟课程设计报告.docxVIP

数字电子技术课程设计报告 题 目 多功能数字钟 学 院 机械工程学院 专 业 测控技术与仪器 班 级 学生姓名 学 号 2014年1 月 6 日至 1 月10日 共 1周 指导教师（签字） 数字时钟 摘要 数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相 比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛 的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场 等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用  555 芯片 连接输出为一秒的多谐振荡器用于时钟的秒脉冲  ,用  74LS160(10  进制计数器  )、 74LS00(与非门芯片 )等连接成 60 和 24 进制的计数器 ,再通过数码管显示，构成简 单数字时钟。 关键词 数字时钟、计数器、 555 芯片、分频器 技术要求 1、能显示 24 小时制的时、分、秒（ 23 小时 59 分 59 秒）； 2、具有校时功能，可以分别对时或分进行单独校时，使其校正到标准时间； 3、用 555 定时器组成的多谐振荡器产生时钟脉冲，脉冲频率稳定在 1KHz ； 4、用三级 74LS90组成千分频器，用千分频器将 555 多谐振荡器产生的 1KHz 时 钟脉冲降频到 1Hz。 、具有闹钟功能。 一、系统综述 数字时钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显 示电路组成。其主要功能为计时、校时。利用 60 进制和 24 进制递增计数器子电路构 成数字时钟系统，由 2 个 60 进制同步递增计数器完成秒、分计数，由 1 个 24 进制同 步递增计数器完成小时计数。 秒、分、时计数器分别都以两个 74LS160同步级联而成， 秒、分、时计数器之间采用异步级联的方式。 显示器 显示器 显示器 24 进制 60 进制 60 进制 时计数器 分计数器 秒计数器 校时电路 校分电路 清零电路 数值比较器 数值比较器 } 灯 显示器 显示器 进制 分计数器 进制 时计数器 555 振荡器 分频器 图 1. 设计框架图 二、单元电路设计 1、 60 进制计数器 分和秒的计数器为 60 进制计数器，该计数器有两片 74LS160 十进制计数器 U1、 U2和一片 74LS13 与非门组成。 U4 U5 DCD_HEX DCD_HEX 4321 5 4321 5 1111 1 1111 1 ABCD O ABCD O QQQQ C QQQQ C R U1 U3A R D 74LS160D 7413N D K P T A R K P T A R O L L O L L N N L C C N N L C C ABCD EE ~~ ABCD EE ~~ 3456 0 9 1 2 3456 0 9 1 2 7 1 7 1 VCC5V  U2 XFG1 74LS160D 图 2. 60 进制计数器电路图 第一个状态 最后一个状态 图 3. 60 进制计数器模拟结果 2、 24 进制计数器 时的计数器为 24 进制计数器，该计数器有两片 74LS160 十进制计数器 U13、 U17 和一片 74LS10与非门组成。 U15 U16 DCD_HEX DCD_HEX 4321 5 4321 5 1111 1 1111 1 ABCD O ABCD O QQQQ C QQQQ C R U13 U1A R D 74LS160D 74LS10N D K P T A R K P T A R O L L O L L N N L C C N N L C C ABCD EE ~~ ABCD EE ~~ 3456 0 9 1 2 3456 0 9 1 2 7 1 7 1  U17 XFG1 74LS160D VCC5V 图 4. 24 进制计数器电路图 第一个状态 最后一个状态 图 5. 24 进制计数器模拟结果 3.555 多谐振荡器 石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。 因其具有极高的频率稳定性， 故主要用在要求频率十分稳定的振荡电路中作谐振元件。 用石英晶体振荡器作为脉冲产生器， 能够使数字时钟达到很高的精度。同时成本也相对较高。 这里是采用的是有 555 芯片组成的多谐振荡器来作为频率脉冲产生器， 其输出的脉冲频率为 1KHz。555 芯片组成的多谐振荡器要输出符合要求的频率脉冲， 其对电阻和电容的精度要求较高。不太容易输出严格符合要求的频率脉冲。 由公式得： T≈ 0.7 （R2 + 2R1）C2 f = 1/ T ≈1.44/ （R2 + 2R1） C2 计算得： C2 = 1.0uF ； R