- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PSD813F2 在 FPGA 配置中的应用
论文 关键词:可编程外围器件(PSD) 在应用可编程(IAP) 可编程门阵列(FPGA
论文摘要:可编程外围器 PSD 应用于单片机系统后,简化了单片机外围电路的设
计,增加了系统的可靠性;利用 PSD 与单片机组成的系统,通过 计算 机串口对 FPGA 进
行实时在线编程、仿真和配置。
随着单片机的广泛应用,其性能不断提高,集成度也日益提高。然而,传统的单片机
系统设计需要众多分离器件(如地址锁存器、译码器、RAM、EPROM、PLD 等),使得系
统复杂、可靠性低,并且调试繁琐、效率较低。可编程门阵列(FPGA)需要外置存储器,
且配置存储器多为 OTP 型,价格较高;加之,利用 FPGA 的 JTAG 口配置 FPGA 距离有限
,调试不甚方便
本文主要介绍一种基于闪烁存储器的在线可编程微处理器外围器 PSD813F2 组成的
单片机系统,同时利用该系统配置 FPGA。即通过计算机串口将 FPGA (本文以Altera 公司
10K 系列为例)设计在线下载到单片机系统,由 PSD813F2 配置 FPGA ,实现IAP (In
Application Programming )的功能
1 PSD813F2 性能特
PSD813F2 是 PSD (Programmable System Devices)家庭的新成员,是基于闪烁存
储器的在线可编程外围器件。它将单片机系统所需的外围器件集成在一起,并能与单片机
进行无缝连接,因而简化了调度,提高了可靠性;同时,它与当前流行的众多单片机有极
简单的接口,便于实现简单、灵活的嵌入式设计;它还集成了优化的“微控制器宏单元”逻
辑结构,使得系统地址/数据总线可以与内部寄存器直接互连,简化了控制总线的设计。
此外,PSD813F2 还具有以下一些特性
①内部数据总线为 8 位,可方便地与各类 8 位单片机直接相连。如要与 16 位单片机
相连,需用 2 片 PSD813F2 构成 16 位的多路复用接口,并且地址必须循环移位,以保证
MCU 工作时能同时正确接收不同 PSD813F2 ROM 中的信息
②内部包含 1Mbit 的大容量 Flash ROM ,这分为8 个大小相同的块(如 128K×8bit
或 64K×8bit ),由用户规定的地址访问;另外还有 256K 的 Flash OPT ROM 及 16KB 的
SRAM ,其中SRAM 可配置为 2K×8bit 或 16K×1bit
③内存(Flash ROM)或 Flash OPT ROM 可同时编程,即在执行来自一个存储器的代
码时可同时对另一个存储器编程
④带有 16 个输出宏单元和 24 个输入宏单元,能方便实现多种逻辑组合功能,包括
内外的状态信号产生、地址译码等
⑤带有 27 个可重建的 I/O 端口,可以用作不同的 I/O 端口,如单片机的 I/O、PLD
的 I/O ;最多可提供19 个外部片选信号,其中 16 个 I/O 可配置为漏极输出
⑥具有可编程电源管理功能(PMU),加之低功耗的 CMOS 技术,使得其工作时功耗
很低;另外还具有自动检测控制器工作的功能,使之在不工作时将 PSD 转入低功耗状态
由于 PSD813F2 具有以下特性,因而能方便实现 I/O 重建、扩展,并具有通过编程改
变设计的灵活性,方便与各类不同单片机实现无缝连接。其内部框图如图 1 所示
2 系统设
整个设计是利用计算机将 FPGA 的相关设计经单片机传送存储器,由单片机配置
PSD813F2 ,再由PSD813F2 配置 FPGA ,实现IAP 的功能,特别适于较远距离在线编程
、仿真。另外,利用计算机的串行口可以与单片机进行较长距离的通信
此外,由于 PSD813F2 片内有编程逻辑宏单元(CPLD ),所以在 MCU 与 PSD813F2
之间不需要地址锁存器及外部程序存储器;并且 PSD 与 LCD、FPGA 的接口地直接用其 PA
、PB 口连接,只需在软件设计和 MCU 程序中相应设计为 I/O 模式或地址锁存模式
另外,FPGA 的使用中通常需要时钟信号,并可能需用好几路同的时钟信号。在系统
中采用 ICS 公司的 ISC501 倍频芯片,可实现 2× ~8×共 8 种倍频方式,最高可实现
160MHz 时钟;加之使用内部分频,可以满足多数设计需要
3 MCU 与 PSD813F 接口设
PSD81
文档评论(0)