第5章-Verilog HDL语法规范（第10讲）-5.10.pdf

Verilog HDL语言规范 Verilog HDL行为描述语句 本部分介绍行为描述语句。通过行为级建模把一个复杂的 系统分解成可操作的若干个模块，每个模块之间的逻辑关 系通过行为模块的仿真加以验证。同时行为级建模还可以 用来生成仿真激励信号，对已设计模块进行仿真验证。 Verilog HDL行为描述语句 --过程语句 过程分配用于更新reg，integer，time，real， realtime和存储器数据类型。对于过程分配和连续分配来 说，有下面的不同之处： 连续分配 连续分配驱动网络。只要一个输入操作数的值发生变化，则更新和 求取所驱动网络的值。 过程分配 在过程流结构的控制下，过程分配更新流结构内变量的值。 Verilog HDL行为描述语句 --过程语句 过程分配的右边可以是求取值的任何表达式。左边应该是 一个变量，它接收右边表达式分配的值。 过程分配的左边可以是下面的一种格式：  reg、integer、real、realtime或者time数据类型分配给这些数 据类型所引用的名字。  reg、integer、real、realtime或者time数据类型的位选择分配 到单个的比特位 Verilog HDL行为描述语句 --过程语句  reg、integer、real、realtime或者time数据类型的部分选择 一个或者多个连续的比特位的部分选择。 存储器字 存储器的单个字 任何上面的并置（连接）或者嵌套的并置（连接） 上面四种形式的并置或者嵌套的并置。这些语句对右边的表达式 进行有效的分割，将分割的部分按顺序分配到并置或者嵌套并置 的不同部分中。 Verilog HDL行为描述语句 --过程语句 VerligHDL包含两种类型的过程赋值语句： 阻塞过程分配（赋值）语句 非阻塞过程分配（赋值）语句 Verilog HDL行为描述语句 --过程语句 阻塞过程分配 以分配操作符“=”来标识分配的操作称为阻塞过程分配。阻塞 分配语句不会阻止并行块内阻塞过程分配语句后面语句的执行。 Verilog HDL行为描述语句 --过程语句 阻塞过程分配Verilog HDL描述的例子。 rega= 0; rega[3] = 1;                //位选择 rega[3:5] = 7;             //部分选择 mema[address] = 8hff;       //分配到一个存储器元素 {carry, acc} = rega+ regb;   //并置（连接） Verilog HDL行为描述语句 --过程语句 非阻塞过程分配 非阻塞过程分配允许分配调度，但不会阻塞过程内的流程。在相 同的时间段内，当有多个变量分配时，使用非阻塞过程分配。这 个分配不需要考虑顺序，或者互相之间的依赖性。 Verilog HDL行为描述语句 --过程语句 以操作符“=”来标识非阻塞过程分配。 其形式和小于等于操作符是一样的。 赋值操作出现在initial和always块语句中。在非阻塞赋值语句中 ， 赋值符号“=”左边的赋值对象也必须是寄存器型变量，不像 在阻塞过程赋值语句那样在语句结束时即刻得到，非阻塞赋值在 该块语句结束才可得到值。 Verilog HDL行为描述语句 --过程语句 也可以这样理解这两种语句