第5章-Verilog HDL语法规范（第11讲）-5.11.pdf

Verilog HDL语言规范 Verilog HDL任务和函数 任务和函数提供了在一个描述中，从不同位置执行公共程 序的能力。它们也提供了将一个大的程序分解成较小程序 的能力。这样，更容易阅读和调试源文件描述。 Verilog HDL任务和函数 --任务和函数的区别 下面给出了任务和函数的区别规则： 在一个仿真时间单位内执行函数；一个任务可以包含时间控制的 语句。 函数不能使能任务。但是，一个任务可以使能其它任务和函数。 函数至少有一个input类型的参数，没有ouput或者inout类型 的参数；而一个任务可以有零个或者更多任意类型的参数。 Verilog HDL任务和函数 --任务和函数的区别 一个函数返回一个单个的值，而任务不返回值。 函数的目的是通过返回一个值来响应一个输入的值。一个任务可 以支持多个目标，可以计算多个结果的值。 通过一个任务调用，只能返回传递的output和inout类型的参数 结果。 使用函数作为表达式内的一个操作数，由函数返回操作数的值。 Verilog HDL任务和函数 --任务和函数的区别 函数定义中，不能包含任何时间控制的语句，比如：#、@或者 wait。而任务无此限制。 函数定义中必须包含至少一个输入参数。而任务无此限制。 函数不能有任何非阻塞分配或者过程连续分配。 函数不能有任何事件触发器。 Verilog HDL任务和函数 --任务和函数的区别 一个任务可以声明为下面的格式： switch_bytes (old_word, new_word); 一个函数可以声明为下面的格式： new_word = switch_bytes (old_word); Verilog HDL任务和函数 --任务和任务使能 定义任务 定义任务的格式一如下： task task_name; input automatic input_name; more_inputs output output_name; more_outputs begin statements; end endtask Verilog HDL任务和函数 --任务和任务使能 其中： automatic：可选的关键字，用于声明一个自动的任务，该任务 是可重入的，动态的分配每一个并发执行的任务入口。当没有该 关键字时，表示一个静态的任务。在层次中，不能访问自动任务 条目。可以通过使用它们的层次化名字来调用自动化任务。 task_name为任务名。 input_name为输入端口的名字。 Verilog HDL任务和函数 --任务和任务使能 output_name为输出端口的名字。 statements为描述语句。 任务可以没有或有一个或多个参数。 Verilog HDL任务和函数 --任务和任务使能 任务使能和参数传递 一个任务由任务使能语句调用。 任务使能语句给出传入任务的参数值和接收结果的变量值。 任务使能语句是过程性语句，可以在always语句或initial语句中 使用。其语法格式如下： task_name(comma_separated_inputs,comma_separated_outputs); Verilog HDL任务和