基于eda的fpga的实验开发板的设计与程序调试.pdfVIP

基于eda的fpga的实验开发板的设计与程序调试.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
专业课程设计报告 课设名称:基于 EDA 的FPGA 实验开发板 的设计 目录: 1、设计任务及内容 2、系统硬件设计(要求对系统每部分电路进行介绍) 3、系统软件设计(画出程序流程图) 4、系统调试 5、课程设计总结 6、参考文献 7、附录(系统硬件原理图以及程序代码) 一:设计任务及内容 设计任务: 基于 EDA 的FPGA 的实验开发板的设计与程序调试。 设计内容: 开发板底板和核心板原理图以及 PCB 的设计,程序的编 写与下载调试。 二:系统硬件设计 核心板部分 1、 电源部分: 通过 5V 直流供电,经过电容滤波 2 、 蜂鸣器部分: 通过三极管驱动蜂鸣器,可以播放一些简单的音乐 3、 PS2 键盘: 可以用作一般通讯目的或者嵌入式系统和片上系统调试 4、1602-12964LCD 液晶显示屏: LCD 模块接口,显示点阵为 128x64;一种为T6963 控制器的 LCD 模块 5、 串口: 数据通信,提高数据传输速度 6、 VGA 部分: VGA 接口就是显卡上输出模拟信号的接口 7、 步进电机部分: 通过编写程序可以控制步进电机的转速 8、 LED 灯部分: 可以通过 vhdl 语言编程来控制发光二极管按顺序依次点亮 9、按键部分: 人机交换部分,更加智能与方便 10、 数码管部分: 11、 双排底座: 与核心板的链接部分 核心板部分 1、 晶振部分: 为芯片提供时钟信号 2、 排针部分 与外部器件的连接部分 3、 电源部分: 为芯片供电 4、 JTAG 部分: 与计算机进行数据通信,程序的下载 5、 核心芯片: FPGA 核心部分,控制各模块的工作 三:系统软件设计 四:系统调试 软件仿真: 利用 quartus2 软件将编写好的程序进行时序仿真,得到波形图如 下 五 课程设计总结 通过这次课程设计,让我们学会了如何应用 AD6 这款软件进行原 理图与 PCB 的绘制,期间遇到了很多困难,不过通过查询资料和咨询 老师,我们最后还是能够基本上完成了任务。通过这次课设,学会了 很多东西,比如如何自己利用 AD6 绘制一个元器件,怎么利用 AD6 进 行 PCB 正方面的设计,怎么布铜等等。当然只是通过这次课设我们也 学会了团队合作的重要性,组员之间分工明确,使得任务完成的更加 轻松。总之,这次可是让我们受益匪浅,感谢学校给我们这次机会, 更加感谢刘老师的悉心指导! 六 参考文献 1、sopc-eda 实验指导书 2、阎石.数字电子技术基础.北京:高等教育出版社,2006 3、AD6 使用指导 4、FPGA 开发板使用说明书 附录: 底板原理图与 PCB 核心板原理图与 PCB 程序代码: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY seg70 IS PORT ( clk : IN std_logic; rst : IN std_logic; dataout : OUT std_logic_vector(7 DOWNTO 0); --各段数据输 出 en : OUT std_logic_vector(7 DOWNTO 0)); --COM 使能输 出 END seg70; ARCHITECTURE arch OF seg70 IS signal cnt_scan : std_logic_vector(15 downto 0 ); signal data4 : std_logic_vector(3 downto 0); signal data

文档评论(0)

汪汪队 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档