78天线效应与ESD汇总.pptVIP

集成电路版图设计 西南科技大学 集成电路版图设计 主讲 李斌 E_mail:bin_lichina@ 西南科技大学网络教育系列课程 信息类专业课程 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 一、天线效应 二、天线效应的防治措施 三、 ESD （静电击穿）及防治措施 四、电迁移现象 内容 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 1 、当大面积的金属 1 直接与栅极相连，在金属腐蚀过程中， 会吸引大量的电荷（因为工艺中刻蚀金属是在强场中进行 的），这时如果该金属直接与管子栅（相当于有栅电容） 相连的话，可能会在栅极形成高电压会影响栅极氧化层的 质量，降低电路的可靠性和寿命 2 、大面积的多晶硅也有可能出现天线效应 一、天线效应 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 二、天线的防治措施 1 、减小连接栅的多晶和金属 1 面积，令其在 所接栅面积的 100 倍以下； 2 、采用第二层金属过渡。 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 3. 如果无法加跳线，则可以连接一个最 小的 N+/P-epi 或 P+/Nwell 的二极管。 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 三、静电放电 ESD 保护 ESD ： Electrostatic Discharge 人体或其他机械运动所积累的静电电压远远超过 MOS 晶体管的栅击穿电压 2kV 集成电路版图设计 西南科技大学 1 、器件失效的原因分类 集成电路版图设计 西南科技大学 1. 人体放电模式 (Human-Boday Model, HBM) 2. 机器放电模式 (MachineModel, MM) 3. 组件充电模式 (Charged-Device Model, CDM) 4. 电场感应模式 (Field-Induced Model, FIM) 2 、 ESD 模式分类 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 1. 人体放电模式 人体放电模式 (HBM) 的 ESD 是指因人体在 地上走动磨擦或其它因素在人体上已累积了静电， 当此人去碰触到 IC 时，人体上的静电便会经由 IC 的脚 (pin) 而进入 IC 内，再经由 IC 放电到地去。 ESD 模式分类 集成电路版图设计 西南科技大学 2. 机器放电模式 机器放电模式的 ESD 是指机器 ( 例如机 械手臂 ) 本身累积了静电，当此机器去碰 触到 IC 时，该静电便经由 IC 的 pin 放电。 集成电路版图设计 西南科技大学 3. 组件充电模式 组件充电模式 (CDM) 是指 IC 先因磨擦或其 它因素而在 IC 内部累积了静电，但在静电累 积的过程中 IC 并未被损伤。此带有静电的 IC 在处理过程中，当其 pin 去碰触到接地面时， IC 内部的静电便会经由 pin 自 IC 内部流出来， 而造成了放电的现象。 集成电路版图设计 西南科技大学 4. 电场感应模式 电场感应模式 (FIM) 的静电放电发生是因电场感应 而起的。当 IC 因输送带或其它因素而经过一电场时， 其相对极性的电荷可能会自一些 IC 脚而排放掉，在 IC 通过电场之后， IC 本身便累积了静电荷，此静电荷会 以类似 CDM 的模式放电出来。 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 抗静电设计就是在电路的端口增设保护电路，使 得静电电荷形成的高压在到达正常电路之前，通过保护 电路将静电电荷泄放掉，而保护电路自身也不被损坏。 （ 1 ）保护电路不能影响正常电路的功能； （ 2 ）保护电路放电电阻尽可能小； （ 3 ）放电回路能承受高的瞬态功耗； （ 4 ）保护电路应有抗闩锁能力； （ 5 ）保护电路占用尽可能小的芯片面积。 四、抗静电设计 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 静电放电 ESD 保护 集成电路中接到 MOS 晶体管栅极的 PIN 更需 ESD 保护，一般为输入 PIN ；而接到扩散区 的 PIN 相对不易受 ESD 损坏，一般为输出 PIN V DD V o 集成电路版图设计 西南科技大学 第七章 集成电路常用器件版图 静电放电 ESD 保护 输入 PIN 的 ESD 保护电路 目标：保证连接到核心电路的 I 点电压低于栅氧击穿 电压 D 1 ， D 2 的面积要大，以吸收大部分的电流，构成 第一级保护 Rs 的典型值从几百 ~ 几千欧姆，一般为多晶导线电 阻或扩散区电阻，宽度要大一些，以免被大电流烧坏。 D 3 ， D 4 与 Rs 一起构成第二级保护，面积可以小一些。 V DD D 1 D 2 D 3 D 4 R S ESD 保护 电路 集成电路