采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计.docVIP

采样时钟抖动的原因及其对ADC信噪比的影响与抖动时钟电路设计 ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁，其性能在很大程度上决定了接收机的整体性能。在A/D转换过程中引入的噪声来源较多，主要包括热噪声、ADC电源的纹波、参考电平的纹波、采样时钟抖动引起的相位噪声以及量化错误引起的噪声等。除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC的供电以及采用退耦电容等。 ??????? 本文主要讨论采样 ? 　　(a)12位ADC理想信噪比 　　 ? 　　(b)AD9245实测信噪比 　　图1 不同时钟抖动情形下12位ADC的信噪比示意图 　　时钟抖动对ADC信噪比的影响 　　采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。　　在时钟抖动给定时，可以利用下面的公式计算出ADC的最大信噪比： 　　 ? 　　根据公式(2)，图1分别给出了量化位数为12-bit时不同时钟抖动情形下ADC理想信噪比和实测信噪比示意图。 　　由图1可以看出时钟的抖动对ADC信噪比性能的恶化影响是十