数字电路与逻辑设计复习资料(含答案).docxVIP

数字电路与逻辑设计复习资料 一、单项选择题 十进制数53转换成八进制数应为（B ）。 A. 64 B.65 C. 66 D. 110101 将十进制数（18） 10转换成八进制数是（B）0 A. 20 B.22 C. 21 D. 23 十进制数53转换成八进制数应为（D ）o A. 62 B.63 C. 64 D. 65 当逻辑函数有n个变量时，共有（D ）种取值组合。 A. n B. 2n C. n2 D. 2n 为了避免干扰，MOS与门的多余输入端不能（A ）处理。 A.悬空 B. 接低电平C.与有用输入端并接 D. 以上都不正确 以下电路中可以实现“线与”功能的有（ C ）o D. TTL 异或门A. TTL与非门 B. TTL 或非门 C. OC D. TTL 异或门 用6264型RAM勾成一个32K 8位的存储器，需要（D ）根地址线。 A. 12 B. 13 C. 14 D. 15 同步时序电路和异步时序电路比较，其差异在于后者（ B ） o A.没有触发器 B. 没有统一的时钟脉冲控制 C.没有稳定状态 D. 输出只与内部状态有关 用6264型RAM勾成32K 32位的存储器，需要（D ）片进行扩展。 A. 4 B. 8 C. 14 D. 16 逻辑函数 F 二A 二（A 二 B） = （ D ）o A. AL B B. A C. Az B D. B 函数F二ABC ? ABCD的反函数为（C ）o A. F =（A B C）（A B C D） B. F = （aBC）（ABCD） C. F =(A B C)(A B C D) D. F = A …B …C …A …B ■ ■ C D 12.在图1所示的TTL电路中， 输出应为（ B C. F 100Q 13.将F = ABC ACD CD展开成最小项表达式应为（ A A. 、、 m(0,3,4,7,8,12,14,15) B. 、m(0,3,4,7,8,12,13,15) C. m(0,2,4,7,8,12,14,15) D. m(0,3,4,7,8,11,14,15) 14.用异或门实现反相功能, 多余输入端应接（ A.地 B. 高电平 C. 低电平 D. 以上都不正确 15. 同A BC相等的逻辑函数表达式是（ A. A(B C) B. (A B)(A C) C. A(B C) D. (A B)(A C) 16. 图2是CMO电路，则输出 A. Y 二 A B C D E F B. Y 二 ABCLDEF C. Y = A B CLD E F Y =(A B CU(D E F) D E D. 图2 下面可以实现线与的是（ B ） A. TTL门 B. OC门 C.三态门 D.以上都不可以 用6264型RAM勾成一个16K 8位的存储器，需要（ A ）根地址线。 A. 14 B. 13 C. 12 D. 11 19、三变量函数F（A,B,C）=A+BC的最小项表示中不含下列哪项（A ） A. m2 B.m5 C. m3 D. m7 20、一片64kx 8存储容量的只读存储器（ROM,有（C ）。 A. 64条地址线和8条数据线 B.64条地址线和16条数据线 C. 16条地址线和8条数据线 D.16条地址线和16条数据线 (D )。 (D )。 A. 16 B.32 C. 16 D. 2 16 22、一个64选1的数据选择器有（A ）个选择控制信号输入端 A. 6 B. 16 C. 32 D. 64 23、 函数F二A（A二B）的结果是（c ）。 A. AB B. AB C. AB D. AB 24、 芯片 74LS04中, LS表示：（B ）。 A.高速COMS B.低功耗肖特基C.低速肖特基 D.低密度高速 25、 下列等式不正确的是（C ）。 A. ABC = A B C; B. （A+B）（A+C）=A+BC C. A（A B）二A B; D. AB AC BC =AB AC 26?用或非门构成钟控R-S触发器发生竞争现象时，输入端的变化是（ A ） A 00—11 B 、01 —10 C 、11 — 00 D 、10— 01 对n个变量，最小项的个数为（C ）。 A. n B. 2n -1 C. 2n D. 2n 1 使用TTL集成门电路时，为实现总线系统应该选用（ B ）门电路 A.集电极开路TTL与非门 B. 三态输出门 C. TTL或非门 D. OD 门 芯片74LS00中，LS表示 （ B ） A.高速COMS B.低功耗肖特基 C.低速肖特基 D.低密度高速 将一个JK触发器转变成T触发器，JK触发器的输入应该采取的连接方式：（C ） J =T J =1 J 二T J = T A. K =T B. K C. K 二T D. K =T