白中英计算机组成原理第3章-内部存储器-(1)只是分享.pptVIP

白中英计算机组成原理第3章-内;学习要求理解存储系统的基本概念;3.1 存储器概述3.1.1;3.1.1 存储器分类（1/;3.1.1 存储器分类（2/;3.1.1 存储器分类（3/;3.1.2 存储器的分级结构;CPU缓存主存辅存缓存－主存层;3.1.2 存储器的分级结构（;3.1.3 主存储器的技术指;3.1.3 主存储器的技术指;求存储器带宽的例子设某存储系统;3.2 SRAM存储器3.;3.2.0 主存储器的构成静;主存和CPU的联系MDRMAR;基本存储元6个MOS管形成一位;六管SRAM存储元电路 ;无标题;译码驱动方式方法1：单译码被选;SRAM存储器的组成（1/2）;SRAM存储器的组成（2/2）;存储体读写电路MDR数据总线驱;32K×8位的SRAM逻辑结构;Intel 2114静态RAM;2114逻辑结构图;3.2.3 读、写周期波形;SRAM存储器的读周期读周期操;无标题;SRAM存储器的写周期写周期操;无标题;课本P70【例1】下图是SRA;正确的SRAM的写入时序图;3.3 DRAM存储器 动态;四管存储元单管存储元;3.3.1 DRAM存储;3.3.2 DRAM芯片的;DRAM控制电路的构成地址多路;写时序行地址 RAS 有效;读出放大器读出放大器读出放大器;读出放大器读出放大器读出放大器;3.3.3 刷新周期刷新的原;DRAM的刷新方式集中式刷新在;【例】设某存储器的存储矩阵为1;【例】设某存储器的存储矩阵为1;【例】设某存储器的存储矩阵为1;DRAMSRAM存储原理集成度;3.3.4 存储器容量的扩充;存储芯片与CPU的引脚存储芯片;存储器容量的位扩展存储单元数不;D7D0CSWEA9~A01K;由8K×1位的芯片构成8K×8;存储器容量的字扩展字扩展：每个;1K×8 1K×8 1D;16K×8的存储芯片：地址线1;译码器/MREQA14A15/;字位扩展：每个单元位数和总的单;共需要几块芯片，进行如何扩展？;存储器与CPU的连接补充例子做;74LS138译码器用于地址译;74LS138译码器逻辑功能表;74LS138译码器内部结构图;74LS139译码器用于地址译;74LS139译码器的逻辑功能;存储器地址段分析： A15;芯片及引脚分析2K×8ROM地;逻辑连接图1K×4RAMA9~;32K×16RAMA14~A0;译码设计方案2A15A14A;可选存储芯片：1K×4RAM；;逻辑连接图4K×8RAMA11;例3. 某机地址总线16根(A;CPU：16根地址线，8根数据;逻辑连接图2K×8RAMA10;存储器设计的连接要点地址线的连;课堂练习1设某CPU地址总线共;课堂练习1的解答（1/4）所需;课堂练习1的解答（2/4）译码;课堂练习1的解答（3/4）——;课堂练习1的解答（4/4）——;设有一存储器系统，其原理图如下;设某存储器中，最低的8K字的存;练习2设某机的最大寻址范围为1;练习3已知某8位机的主存采用半;某一存储器系统的部分接线如下图;练习5设某微机的寻址范围为32;3.3.5 高级的DRAM结构;3.3.5 高级的DRAM结构;3.3.5 高级的DRAM结构;3.3.5 高级的DRAM结构;3.4 只读存储器和闪速存;3.4.1 只读存储器掩模式;3.4.2 闪速存储器闪速;3.5? 高速存储器 3.5;3.5.1 双端口存储器双端;3.5.2 多模块交叉存储器;多模块交叉存储器——顺序方式每;多模块交叉存储器——交叉方式每;课本P91【例5】设存储器容量;3.5.3 相联存储器（补充;动画演示：相联存储器的结构.s;3.6? cache存储器 3;3.6.1 cache基本;结构模块化CPU访问cache;cache的基本构成存储体基本;CPU发出有效的主存地址； 经;CPU发出有效的主存地址； 经;命中率是指CPU要访问的信息在;主存系统的平均访问时间Cach;命中率h=Nc/(Nc+Nm);3.6.2 主存与cache;映射关系主存中的任意字块可调进;全相联映射示意图;全相联映射的组织动画演示：3.;全相联映射Cache的特点优点;【例1】设主存容量1MB，ca;【例1】设主存容量1MB，ca;【例1】设主存容量1MB，ca;第0块第1块第 i 块第31块;2、直接映射（Direct M;直接相联映射示意图;直接映射方式下的主存地址格式主;直接映射Cache的组织动画演;特点一个主存块只能调入cach;设主存共512个单元（字节），;直接映射举例（2/3）0000;直接映射举例（3/3） 若CP;【例2】设主存容量1MB，ca;【例2】设主存容量1MB，ca;第0块第1块…第31块第0块第