[嵌入式系统基础与实践——基于ARM Cortex-M3内核的STM32微控制器][刘黎明、王建波、赵纲领][电子课件]全.pptx

;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;04 点击这里输入文章标题;;;;;;;;;;;;;;;;;;;;;;;;;;;; 完成一批任务不使用流水线时间和使用流水线所用时间之比。;;;;;;;;;;;;;;;;;;;;;;;;;; STM32F10x系列是ST公司基于ARM Cortex-M3内核设计的32位精简指令集微控制器，最高工作频率为72MHz。;;;;总线矩阵：用于主控总线之间的访问仲裁管理，由总线控制器统一管理。 DMA总线：执行内存与外设之间的数据传输。DMA通过此总线访问AHB外设或执行存储器间的数据传输。 APB总线：STM32用两个AHB-APB桥实现AHB与2个APB总线之间（APB1和APB2）的同步??接。;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;在此输入您的标题 在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字 在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字，在此输入您的文字;;;;;;;;;;;;;;;;; __IO uint32_t SQR2; __IO uint32_t SQR3; __IO uint32_t JSQR; __IO uint32_t JDR1; __IO uint32_t JDR2; __IO uint32_t JDR3; __IO uint32_t JDR4; __IO uint32_t DR; } ADC_TypeDef; …… typedef struct { __IO uint32_t CR; /*! WWDG Control register, Address offset: 0x00 */ __IO uint32_t CFR; /*! WWDG Configuration register, Address offset: 0x04 */ __IO uint32_t SR; /*! WWDG Status register, Address offset: 0x08 */ } WWDG_TypeDef; ;#define FLASH_BASE 0L /*FLASH 基地址*/ #define FLASH_BANK1_END 0x0807FFFFUL /* FLASH bank1结束地址 */ #define SRAM_BASE 0L /*SRAM 基地址 */ #define PERIPH_BASE 0L /*外设基地址*/ /*!外设总线地址*/ #define APB1PERIPH_BASE PERIPH_BASE #define APB2PERIPH_BASE (PERIPH_BASE + 0L) #define AHBPERIPH_BASE (PERIPH_BASE + 0L) #define TIM2_BASE (APB1PERIPH_BASE + 0L) …… #define GPIOA_BASE (APB2PERIPH_BASE + 0L) …… #define ADC1_BASE (APB2PERIPH_BASE + 0L) …… #define USART1_BASE (APB2PERIPH_BASE + 0L) #define TIM2 ((TIM_TypeDef *)TIM2_BASE) .. … #define GPIOA ((GPIO_TypeDef *)GPIOA_BASE) …… #define DMA1_Channel2 ((DMA_Channel_TypeDef *)DMA1_Channel2_BASE) ;#define GPIO_CRL_MODE_Pos