第三讲 verilog的基本语法课件.ppt

.......... 作业题 先画出完整门级电路图，然后用门级结构描述以下电路，并试分析其功能 M1-E M2-D * .......... M3-CLA * .......... 3.5行为建模 * .......... 3.5 行为建模 行为描述方式 设计的行为功能使用下述过程语句结构描述： initial语句：此语句只执行一次。 always语句：此语句总是循环执行, 或者说此语句重复执行。 只有寄存器类型数据能够在这两种语句中被赋值。寄存器类型数据在被赋新值前保持原有值不变。所有的initial语句和always语句在0时刻并发执行。 一个模块中可包含任意多个initial 和always 语句 * .......... 过程性赋值（过程结构） 过程性赋值是在initial语句或always语句内的赋值，它只能对寄存器数据类型的变量赋值。表达式的右端可以是任何表达式。 . . . reg [1:4] Enable, A, B; . . . #5 Enable = ~A ^ ~B; . . . Enable为寄存器。根据时延控制，赋值语句被延迟5个时间单位执行。右端表达式被计算，并赋值给Enable 过程性赋值分两类： 阻塞性过程赋值、 非阻塞性过程赋值 * .......... initial 过程结构语句 initial 语句只执行一次。initial 语句在仿真开始时执行，即在0时刻开始执行。 initial 语句的语法如下： initial begin . . . end 顺序过程( begin . . . end )最常使用在进程语句中。 * .......... initial 的时序控制 时序控制可以是时延控制，即等待一个确定的时间； 或事件控制，即等待确定的事件发生或某一特定的条件为真。 initial语句的各个进程语句仅执行一次。在模拟的0时刻开始执行。 initial 语句根据进程语句中出现的时间控制在以后的某个时间完成执行。 Initial语句主要用于初始化和波形生成 * .......... initial语句举例 parameter APPLY_DELAY= 5; reg [0:7] port_A; . . . initial begin Port_A=8h20 ; #APPLY_DELAY Port_A=8 hF2; #APPLY_DELAY Port_A= 8h41; #APPLY_DELAY Port_A= 8h0A; end * .......... initial 语句举例 `timescale 1ns/100ps module t_s2(); reg a; initial begin a=1; #5 a=0; #8 a=1; #10; a=0; #11 a=1; end endmodule * .......... Initial 语句练习 module stimulus;? reg x,y, a,b, m;? initial? ???? m = 1b0; ? initial? begin? ???? #5 a = 1b1; ? ???? #25 b = 1b0;? end? initial? begin? ???? #10 x = 1b0;? ???? #25 y = 1b1;? end? initial? ???? #50 $finish;? endmodule 时间???????????????????????????? 被执行的叙述?0??????????????????????????????????? m = 1b0;? 5??????????????????????????????????? a = 1b1;? 10????????????????????????????????? x = 1b0;? 30????????????????????????????????? b = 1b0;? 35?????????????????????????????????? y = 1b1;? 50?????????????????????????????????? $finish; * .......... always语句 always语句重复执行 例如： always Clk = ~ Clk; / /将无限循环。 always语句的执行必须带有某种时序控制 always #5 Clk = ~ Clk; / /产生时钟周期为1 0的波形。 * .......... alwa