实验三 74ls139译码器实验.docVIP

实验三 译码器实验 一、实验目的 1、掌握中规模集成电路译码器的工作原理及逻辑功能。 2、学习译码器的灵活应用。 二、实验设备 1、SAC-DS4数字逻辑电路实验箱 1个 2、74LS138 3-8线译码器 2片 3、74LS20 双四输入与非门 1片 三、实验内容与步骤 （一）测试74LS139的逻辑功能。 图1 74LS139集成电路引脚图 实验步骤： 1）． 接线：按图1的引脚接线,测试单个2—4译码器的功能（只接74LS139芯片中的一个译码器）， 1B、1A 、1E输入端接逻辑电平信号，1Y0、1Y1 、1Y2 、1Y3输出端接指示灯。 ２）．测试：当E=1时，看四个输出信号的逻辑电平是否全“1”。当E=0时，2—4译码器进入正常工作状态，给1B、1A选择信号端加不同组合逻辑电平，观察输出端1Y0、1Y1 、1Y2 、1Y3所接指示灯的变化，灯亮表示“1”电平，不亮表示“0”电平，请将观测的最后结果记录如下表。 表1 2—4译码器逻辑功能表 输 入 输 出 E B A Y0 Y1 Y2 Y3 输出逻辑关系式 1 Χ Χ 0 0 0 0 0 1 0 1 0 0 1 1 3)．利用74LS139译码器实现“同或”门电路 Y＝＝＝＝⊙ 如下图2所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“同或”逻辑门电路的逻辑关系。 图2 用74LS139译码器实现“同或”逻辑门电路接线图和真值 4).利用74LS139译码器实现“异或”门电路 Y＝＝＝＝? 如下图3所示连接电路，将实验结果填入表中，验证其逻辑关系。是否符合“异或”逻辑门电路的逻辑关系。 Y 图3 用74LS139译码器实现“异或”逻辑门电路接线图和真值 二、用74LS139集成电路将2—4译码器扩展成3—8译码器。 1)．接线：扩展的3—8译码器逻辑电路如图3—4所示。按图3—4连线，A 、B 、C输入端接实验板电平信号，Y0 ~Y7接到指示灯。 　 图4 用74LS139集成电路将2—4译码器扩展成3—8译码器电路图 2).测试：按真值表4给扩展的3—8译码器输入端送入不同组合的逻辑电平，将输出端显示的逻辑电平填入表中，灯亮表示“1”电平，灯灭表示“0”电平。 表4 3—8译码器真值表 输 入 输 出 C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 　 0 0 1 　　　 0 1 0 　　　　　 0 1 1 　　　　　　　　 1 0 0 　　　　　　　　　　 1 0 1 　　　　　　　　　　　　 1 1 0 　　　　　　　　　　　　　　　 1 1 1 　　　　　　　　　　　　　　　　　　 3). 写出3—8译码器输出逻辑关系式： Y0= Y1= Y2= Y3= Y4= Y5= Y6= Y7= 4).利用3—8译码器实现3输入多数表决器。要求3个输入A、B、C中有2个和3个为1时，输出Y为高电平，否则Y为低电平。根据3输入多数表决器的要求，可以有两种方案来实现。 a.采用“与非”门来实现。 图5 多数表决器