组成原理模型机说明文档.pdfVIP

此文档为模型计算机的电路说明文档。共分为四个部分。具体如下： 第一部分： ALU ， PC 及 I/O 部分 1．PC （74LS161 ） 图 X-1 74LS161 的计数是同步的，靠 CLOCK 同时加在四个触发器上而实现的。输入部分 D0~D3 都接入数据总线，两片 74LS161 构成八位。 MR 接总清零信号，当清零脉冲到达时，芯片内 数据将被擦除； LOAD 信号由微控制器在 T2 时译码给出，高电平有效。 LDPC 由微控制器 在 T2 时译码给出，高电平有效，当此信号变为高电平并保持到 T4 时，与门 7408 输出逻辑 值 ’1’，此时 74LS161 的 CLK 引脚获得脉冲。每次获得脉冲将使Ｕ１６中的数据加１，即 程序计数器ＰＣ的低４位增１，当低４位自增至１６时产生溢出进位，由 RC0 向高４位进 １；总线上的数据进入 74LS161 的条件是 LOAD 信号是高电平且 CLK 获得脉冲。 当 ENP、 ENT 均为高电平时， 在时钟脉冲上升沿作用下 D0 －D3 同时变化， 从而消除了异步计数器 中出现的计数尖峰。 74LS161 的 ENP、ENT 跳变与时钟脉冲无关。 图 X-2 74LS245 具有双向三态功能 ，既可以输出， 也可以输 入数据。 AB/AB 为高电平时， A0~A7 为数据输入端， B0~B7 为数据输出端。 CE 为片选信号，接信号 PC_B，PC_B 由微控制器在 T2 时刻译码产生， 当 PC_B 为高电平且 AB/AB 为高电平时， 数据由 DA0~DA7 输出至数据 总线 74LS273 是一种带清除功能的 8D触发器， D7 ～ D0为数据输入端， Q7～Q0为 数据输出端， CLK正脉冲触发，低电平清除，用作 8 位地址锁存器。 2 ．存储器（ 6116） 6116 为此模型机的 RAM ，用于存放机器指令和操作数， A0~A10 为地址线，数据由数据总 线至 74LS273 输入，OE 和 CE 同时接由 M17 和 M16 经 2-4 译码器输出的 RAM 读写控制信 号， WE-R 由单片机控制，用于单片机向 6116 中写入模拟机运行所需的指令及数据。 3 ．寄存器（ 74LS374 ） 74LS374 是数据寄存器，输入端 D0~D7 与输出端 Q0~Q7 都接在数据总线上。 T4 和 LDIR 同时为高电平的 74LS08 输出逻辑值 1，给 CLK 一个上升沿的脉冲，此时数据进入寄存器。 。RI_B ， RS_B ，RD_B 均由微控制器在 T2 时译码给出，作 74LS374 的输出允许信号，低 电平有效，此时寄存器中的数据输出至总线。 4 ．ALU （74LS181 ） 74LS181 为运算器，左侧的 74LS181 负责计算低 4 位，右侧的 74LS181 负责计算高 4 位， CN+4 为低 4 位运算产生的进位， 设有两个参与运算的 8 位无符号整数 A 和 B，A 和 B 的低 四位分别接左侧 74LS181 的 A0~A3 和 B0~B3 ，高四位分别接右侧 74LS181 的 A0~A3 和 B0~B3 。S0~S3 控制工作方式。 M 控制运算是逻辑运算还是算术运算。 F0~F3 为运算结果的 输出，两组构成八位的运算结果。 74LS244 只具有单向三 态功能 ，只可以输出 。A0~A3 为数据输入端， Y0~Y7 为数据输