EDA综合设计计时秒表VHDL语言.docxVIP

专业方向综合设计报告 学 号 1005010213 专业年级 2010 级 专业方向 可编程逻辑系统开发 学生姓名 吕鑫睿 指导教师 何志敏 设计题目 计时秒表 西南石油大学计算机科学学院 2013年6月 一、课题目的和意义 （1）设计背景： 当今社会，数字电路产品的应用在我们的实际生活中显得越来越重要，与我们的 生活联系愈加紧密，例如计算机、仪表、电子钟等等，使我们的生活工作较以前的方 式更加方便、完善，带来了很多的益处。近几年 EDA技术发展十分迅速，在未来的三 至五年EDA技术会像单片机一样成为社会的主流。EDA技术，就是以大规模可编程逻 辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大 规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件， 自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、 逻辑化简、逻辑分割、 逻辑综合及优化、 逻辑布局布线、 逻辑仿真， 直至完成对于特定目标芯片的适配编译、 逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。 应用VHDL语言设计数字系统，很多设计工作可以在计算机上完成，从而缩短了数字 系统的开发时间。 （2） 设计目的和意义： 计时秒表是体育比赛中必备的器材，在日常生活中也有很广泛的应用。本次课程 综合设计是用VHDL语言描述秒表的原理，用 Quartus