数字技术 数字技术 6时序逻辑电路（计数器）.pptx

6.3　计数器;　　计数器用于统计输入计数脉冲 CP 个数的电路。它主要由触发器组成。 ;按计数增减分;0;8421 码十进制加法计数器计数规律;　　计数的最大数目称为计数器的“模”，用 M 表示。模也称为计数长度或计数容量。 ;JK触发器组成的4位二进制加法计数器。; 依次输入脉冲时，计数状态按 4 位二进制数递增规律变化。; 其工作原理与前述 JK 触发器所构成的二进制计数器的相同。不同的是用 CP 上升沿触发计数。;; 依次输入脉冲时，计数状态按 4 位二进制数递减规律变化。;0;　　在相同位数的计数器中，二进制计数器的计数容量最大。3 位二进制计数器最大计数容量为 23 = 8，可计 0 ~ 7八个数，加适当的反馈电路可构成8以内的任何进制计数器；4 位二进制计数器最大计数容量为 24 = 16，可计0 ~ 15 十六个数，可构成 16 以内的任何进制的计数器，其余以此类推。因此，2n计数器是构成2n以内的任意进制计数器的基础，但也降低了有效状态的利用率。;;　　上图是利用异步置 0 功能构成的十进制加法计数器。同样可利用异步置 0 功能构成 N 进制 ( 又称任意进制) 计数器，其方法是：在计数到N时，将计数器输出Q 中为高电平 1 的信号通过反馈控制门产生置 0 信号，使计数器回到初始的 0 状态，从而实现 N 进制计数。如异步置 0 信号为低电平有效时，则反馈控制门采用与非门；如置 0 信号为高电平有效时，则反馈控制门采用与门。;　　将4位二进制计数器改为十四进制计数器。由于计到 14 时，计数器的输出状态为 Q3Q2Q1Q0 =1110，这时输出 Q3Q2Q1 均为高电平 1 。为得到低电平的置 0 信号，反馈控制门应采用与非门。因此，反馈归零函数 RD = Q3Q2Q1 。对于同步二进制计数器，利用反馈归零法构成任意进制计数器同样适用。 ;Q0;;;;　　由于74LS290 为高电平 1置 0，因此，利用其异步置 0 功能获得N 进制计数时，应取 S9A＝S9B＝0，这样，在输入第 N 个计数脉冲 CP时，将计数器输出 Q3、Q2、Q1、Q0 端中为高电平 1 的信号通过与门输出的高电平 1 加到异步置 0 端 R0A 和 R0B上，使计数器置 0，从而实现 N 进制计数。;; R0 = Q2 Q1Q0; 两片 “290” 接成 十进制加法计数器后级联，计数脉冲从个位片 CP0 端输入。;[例] 由两片 74LS290 级联组成一百进制异步加法计数器。;同步与异步二进制加法计数器比较;0; 因此，应将各触发器接成 T 触发器；并接成 T0 = 1， T1 = Q0n ， T2 = Q1n Q0n ， T3 = Q2n Q1n Q0n 。即：最低位触发器 T 输入为 1，其他触发器 T 输入为其低位Q输出信号相与。这样，各触发器当其低位输出信号均为 1 时，来一个时钟CP状态就翻转一次，否则不变。;;;1. 写方程式;;2. 同步二进制减法计数器;同步与异步二进制加法计数器比较;　　在异步二进制计数器中，高位触发器只有接收到低位触发器送来的进位或借位信号时，状态才会翻转，各级触发器的状态是逐级更新的，完成一次计数的时间为各触发器翻转时间的和；而在同步二进制计数器中，各级触发器状态的更新是同时的，完成一次计数的时间为一个触发器的翻转时间，因此,同步计数器的计数速度比异步计数器快得多，使用更普遍。异步计数器只有在计数速度很低的情况下才采用。; 74LS161;;(1)异步清零功能:CR 为低电平时，计数器置0，置0信号优先其他所有输入信号。 ;74LS161 与 74LS163 的功能比较 ;电路应用提示;4. 利用同步置数功能获得 N 进制计数器; 74LS161;(3) 画连线图。D0～D3接任意数据;　　 由 S50 =可得计数器异步清零端的反馈归零函数 为 CR = Q1?Q0?Q1 。这时，与非门输出低电平 0，计数器被置 零，从而实现了五十进制计数。; 利用同步置0功能获得N进制计数器的方法和同步置数相同。即在CP端输入N-1个计数脉冲时，将计数器输出Q3~Q0端中的高电平1通过与非门输出的低电平0加到同步置0端CR，这时计数器并不能被置0 ，这样，在输入第N个计数脉冲时，计数器被置0，回到初始的0状态，从而实现N进制计数。因此，应根据输入N-1个计数脉冲时计数器Q3~Q0输出的高电平写出CR的反馈函数。 应当指出，利用同步置0功能获得N进制计数器时，D0~D3端可接任意数据。;(3) 画连线图。D0～D3接任意数据; 6、同步二进制加/减计数器; 二、同步十进制加