Highk与Lowk的分析--精选.docxVIP

High-k 与Low-k 的分析 近十年来 CPU 者每 表 1款新主打 CPU，就会 榜 芯片所用的制程技 ， 最初只 榜尺寸 密性制程， 而近五年来更是 各种新材 性制程， 倘若不去了解新材 制程的 意 ，那么也将愈来愈不了解新 CPU的价 意 ?? 去 IBM微 子 表 Low k Dielectric（低介 ， 或称： 低介 常数 ） 制程技 ，人 没有投入太多的注目，而今 Intel 在45nm 制程的芯片 品 表后，也 在 45nm 制 程内使用了 High k/Metal Gate （高介 金属 极） 技 ，使的最近笔者 常被人 及： Low k制程与 High k制程到底有何不同 此 的人因 被名称所迷惑， Low k与 High k是相互矛盾的技 ， 且半 体 者 都 榜 Low k、High k等新制程技 能 芯片 路 来新的提升效益， 因此迷惑也就加深， 所以以下本文将 此 行更多 。 一、 LOW-K 在集成 路内部，由于 ILD(Inter Layer Dielectrics ， 介 )的存在， 之 就不可避免地存在分布 容， 或者称之 寄生 容。 分布 容不 影响芯片的速度， 也 工作可靠性构成 重威 。从 容器容量 算公式中我 可以看出，在 构不 的情况下，减少 介 的 k ，可以减小 容的容