数字逻辑电路与系统设计蒋立平主编习题解答.docx

百度文库- 百度文库-让每个人平等地提升自我 PAGE PAGE # 第4章习题及解答 用门电路设计一个 4线一2线二进制优先编码器。编码器输入为 A3A2A1A0，A3优先级 最高，Ao优先级最低，输入信号低电平有效。输出为 YiYo，反码输出。电路要求加 一 G输出端，以指示最低优先级信号 Ao输入有效。 题 解：根据题意，可列出真值表，求表达式，画出电路图。其真值表、表达式和电路图如 图题解所示。由真值表可知 G As A2 Ai Ao。 A3 A2 A1 AoY A3 A2 A1 Ao Y1 YoG o o o o o o o o o o 1 o o o o o 1 o o o o o o 1 1 o o o o 1 o o o o o o 1 o 1 o o o o 1 1 o o o o o 1 1 1 o o o 1 o o o o 1 o 1 o o 1 o 1 o 1 o 1 o o 1 o 1 o 1 1 o 1 o 1 1 o o 1 o o 1 1 o 1 1 o o 1 1 1 o 1 1 1 1 1 1 1 1 1 o (a)真值表 Yo A3 A2 A3 Ai A A2 Ai Ao Yi Yo (c) (c)编码器电路图 (b)求输岀表达式 图题解4.1 试用3线一8线译码器74138扩展为5线一32线译码器。译码器 74138逻辑符号如图(a) 所示。 题 解：5线一32线译码器电路如图题解所示。 图题解4.3 写出图所示电路输出 Fi和F2的最简逻辑表达式。译码器 74138功能表如表所示。 1 A B C 图 P4.5 题解：由题图可得: F1(C,B,A) m(0,2,4,6) A F2(c,b,a) m(1,3,5,7) A 试用一片4线一16线译码器74154和与非门设计能将 8421BCD码转换为格雷码的代码转 换器。译码器74154的逻辑符号如图所示。 解：设4位二进制码为 B3B2B1B0，4位格雷码为R3R2RR0。根据两码之间的关系可得： R3( B3 , B2 , B1, B0) m(8 ~15) B3 只2但月2, B°) m(4 ~ 11) m4m5m6m7m8m9 m10mn R1(B3 , B2, B1, B0 ) m(2~5,10~13) m2 m3m4m5m10m11m12mn3 R0( B3 , B2 , B1 , B0) m(1,2,5,6,9,10,13,14) m1 m2 m5 m6m9 m10m13m14 则将译码器74154使能端均接低电平，码输入端从高位到低位分别接 B3、B2、B「B0，根 据上述表达式，在译码器后加3个8输入端与非门，可得R2、R、R3可直接输出。(图 略) 试用8选1数据选择器74151实现下列逻辑函数。74151逻辑符号如图(a)所示。 ⑴ F(A,B,C) m(2,4,5,7) ⑵ F(A,B,C) M (0,6,7) ⑶ F(代 B,C) (A B)(B C) ⑷ F(代 B,C,D) BC ACD ACD ABCD ABCD ⑸ F(A,B,C,D) m(0,2,3,5,6,7,8,9) d(1^15) 题解：如将A、B、C按高低位顺序分别连接到数据选择器 74151的地址码输入端，将数据 选择器的输出作为函数值 F。则对各题，数据选择器的数据输入端信号分别为： (注意，数 ⑸ D。 ⑸ D。 D , D2 D, D1 ⑴ D。 D1 D3 D6 0, D2 D4 D5 D7 1 ⑵ D0 D6 D7 0, D1 D2 D3 D4 D5 1 ⑶ D0 D2 D3 D6 0, D1 D4 D5 D7 1 ⑷ D0 D5 D, D1 D4 D, D2 D6 1, D3 d7 0 D3 D4 1, D5 D6 D7 0或1 真值表。试用两个 4线-2线优先编码图为4线 真值表。试用两个 4线-2线优先编码 器、两个2选1数据选择器和一个非门和一个与门,设计一个带无信号编码输入标志的8线-3 器、两个2选1数据选择器和一个非门和一个与门, 设计一个带无信号编码输入标志的 8线-3线优先编码器。 Ao A1 EO 题解：由图（a）真值表可见，当编码器无信号输入时， E0 1，因此可以利用 E0的状态 来判断扩展电路中哪一个芯片有编码信号输入。所设计电路如图题解所示，由电路可见, 当咼位编码器（择器的0通道,示咼位编码器（2）的E0 0时，表示咼位编码器（将高位编码器（2 ）的码送到YYo端;2）无编码信号输入，而低位编码器（无编码信号输入，则将低位编码器（ 1 ）的码送到2）有编码信号输入，故选通数据选当高位编码器（2）的E0 1时，表YY 当咼位编码器（ 择器的0通道, 示咼位编码器（ 2）的E0 0时，表示咼位编