FPGA基于DDS的移相调频调幅信号发生器...pdfVIP

《EDA》课程设计报告 实验题目：基于 DDS的数字移相信号发生器 基于 DDS的数字移相信号发生器 一、 课程设计目的 1、 进一步熟悉 Quartus Ⅱ的软件使用方法； 2、 熟悉利用 VHDL设计数字系统并学习 LPM ROM的使用方法； 3、 学习 FPGA硬件资源的使用和控制方法； 4 、 掌握 DDS基本原理，学习利用此原理进行信号发生器的设计。 二、 设计任务 1、 完成 8 位输出数据宽度的频率可调的移相正弦信号发生器。 2、 完成 8 位输出数据宽度的频率可调的移相三角波、方波信号发生器。 3、 以上三种波形使用一个按键依次切换。 4 、 波形发生器实现幅度可调。 5、 信号发生器的原始数据存储在外部存储器里，由 FPGA进行读取，经过 D/A 转换输出，由 示波器观察最终结果。 三、 基本原理 直接数字频率合成器 （DDS）是通信系统中常用到的部件， 利用 DDS可以制成很有用的信号源。 与模拟式的频率锁相环 PLL相比，它有许多优点，突出为（ 1）频率的切换迅速； （2 ）频率稳 定度高。 一个直接数字频率合成器由相位累加器、波形 ROM、D/A 转换器和低通滤波器构成。 DDS的原 理框图如下所示： 图 1 直接数字频率合成器原理图 其中 K 为频率控制字， fc 为时钟频率， N 为相位累加器的字长， D 为 ROM数据位及 D/A 转换器的字长。 相位累加器在时钟 fc 的控制下以步长 K作为累加， 输出 N位二进制码作为波 形 ROM的地址，对波形 ROM进行寻址，波形 ROM输出的幅码 S （n）经 D/A 转换器变成梯形波 S （t ）, 再经低通滤波器平滑后就可以得到合成的信号波形了。合成的信号波形形状取决于波 形 ROM中存放的幅码，因此用 DDS可以产生任意波形。本设计中直接利用 D/A 转换器得到输 出波形，省略了低通滤波器这一环节。 1、 频率预置与调节电路 不变量 K 被称为相位增量，也叫频率控制字。 DDS方程为： f0= fc K/2n,f0 为输出频率， fc 为时钟频率。当 K=1 时， DDS输出最低频率（也既频率分辩率）为 fc /2n DDS的最大输出频率由 Nyguist 采样定理决定， 即 fc /2, 也就是说 K 的最大值为 2n-1. 因此， 只要 N足够大， DDS可以得到很细的频率间隔。 要改变 DDS的输出频率， 只要改变频率控制字 K 即可。 2、 累加器 相位累加器的原理图如下图 图 2 相位累加器原理图 相位累加器由 N为加法器与 N位寄存器级联构成。每来一个时钟脉冲 fc ，加法器将频率控制 字与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端，寄存器 将加法器在上一个时钟作用后所产生的下数据反馈到加法器的输入端；以使加法器在下一个 时钟作用下继续频率控制字进行相加。这样，相位累加器在时钟的作用下，进行相位累加， 当相位累加器累加满量时，就产生一次溢出，完成一个周期性的动作，这个周期应为 uk= 2n / GCD （2N ;k ）, 其中 GCD表示最大公约数。 3、波形存储器 用相位累加器输出的数据作为波形存储器的取样地址进行波形的相位——幅值转换，即可在 给定的时间上确定输出的波形的抽样幅值。 N位的寻址 ROM相当于把 00 3600 的正弦信号 离散成具有 2n 样值的序列，若波形 ROM有 D位数据位，则 2n 个样值的幅值以 D位二进制数