mos管及简单cmos逻辑门电路原理图.pdfVIP

MOS 管及简单 CMOS 逻辑门电路原理图 现代单片机主要是采用 CMOS 工艺制成的。 1、MOS 管 MOS 管又分为两种类型：N 型和 P 型。如下图所示： 以N 型管为例，2 端为控制端，称为 “栅极”；3 端通常接地，称为 “源 极”；源极电压记作Vss，1 端接正电压，称为 “漏极”，漏极电压记作VDD。 要使 1 端与 3 端导通，栅极 2 上要加高电平。 对 P 型管，栅极、源极、漏极分别为 5 端、4 端、6 端。要使 4 端与 6 端 导通，栅极 5 要加低电平。 在 CMOS 工艺制成的逻辑器件或单片机中，N 型管与 P 型管往往是成对出 现的。同时出现的这两个 CMOS 管，任何时候，只要一只导通，另一只则不导通（即 “截止”或 “关断”），所以称为 “互补型 CMOS 管”。 2、CMOS 逻辑电平 高速 CMOS 电路的电源电压VDD 通常为+5V；Vss 接地，是 0V。 高电平视为逻辑 “1”，电平值的范围为：VDD 65%～VDD （或者 VDD-1.5V～VDD） 低电平视作逻辑 “0”，要求不超过VDD 35%或 0～1.5V。 +1.5V～+3.5V 应看作不确定电平。在硬件设计中要避免出现不确定电平。 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势。低电源电压有 助于降低功耗。VDD 为 3.3V CMOS 器件已大量使用。在便携式应用中，VDD 为 2.7V，甚至 1.8V 的单片机也已经出现。将来电源电压还会继续下降，降到 0.9V，但低于 VDD 35%的电平视为逻辑 “0”，高于VDD 65%的电平视为逻辑 “1”的规律仍然是适用的。 3、非门 非门（反向器）是最简单的门电路，由一对 CMOS 管组成。其工作原理如 下： A 端为高电平时，P 型管截止，N 型管导通，输出端 C 的电平与Vss 保持一 致，输出低电平；A 端为低电平时，P 型管导通，N 型管截止，输出端 C 的电平 与 VDD 一致，输出高电平。 4、与非门 与非门工作原理： ①、A 、B 输入均为低电平时，1、2 管导通，3、4 管截止，C 端电压与 VDD 一致，输出高电平。 ②、A 输入高电平，B 输入低电平时，1、3 管导通，2 、4 管截止，C 端电 位与 1 管的漏极保持一致，输出高电平。 ③、A 输入低电平，B 输入高电平时，情况与②类似，亦输出高电平。 ④、A 、B 输入均为高电平时，1、2 管截止，3、4 管导通，C 端电压与地一 致，输出低电平。 5、或非门 或非门工作原理： ①、A 、B 输入均为低电平时，1、2 管导通，3、4 管截止，C 端电压与 VDD 一致，输出高电平。 ②、A 输入高电平，B 输入低电平时，1、4 管导通，2 、3 管截止，C 端输 出低电平。 ③、A 输入低电平，B 输入高电平时，情况与②类似，亦输出低电平。 ④、A 、B 输入均为高电平时，1、2 管截止，3、4 管导通，C 端电压与地一 致，输出低电平。 注： 将上述 “与非”门、 “或非”门逻辑符号的输出端的小圆圈去掉，就成 了 “与”门、 “或”门的逻辑符号。而实现 “与”、 “或”功能的电路图则必须 在输出端加上一个反向器，即加上一对 CMOS 管，因此， “与”门实际上比 “与 非”门复杂，延迟时间也长些，这一点在电路设计中要注意。 6、三态门 三态门的工作原理： 当控制端 C 为 “1”时，N 型管 3 导通，同时，C 端电平通过反向器后成为 低电平，使 P 型管 4 导通，输入端 A 的电平状况可以通过 3、4 管到达输出端 B 。 当控制端 C 为 “0 ”时，3、4 管都截止，输入端 A 的电平状况无法到达输 出端B ，输出端B 呈现高电阻的状态，称为 “高阻态”。 这个器件也称作 “带控制端的传输门”。带有一定驱动能力的三态门也称作 “缓冲器”，逻辑符号是一样的。 注： 从 CMOS 等效电路或者真值表、逻辑表达式上都可以看出，把 “0”和 “1”换个位置， “与非”门就变成了 “或非”门。对于