原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
学 海 无 涯
VHDL 语言实例
例 1：设计一七段显示译码器，用它来驱动七段发光管 LED 显示十六进制数字 0
到 9 和字母 A 到 F。LED 显示数码管为共阳极。
LIBRARY
ieee;
USE ieee.std_logic_1164.all; ;2;学 海 无 涯 ;学 海 无 涯
d5 WHEN 5,
d6 WHEN 6,
d7 WHEN 7; END sels_arc;
2)A,B,C 是通道选择信号, I0,I1,I2,I3,I4,I5,I6,I7 数据输入 Q 是数 据输出
LIBRARY ieee;
USE ieee.std_logic_1164.all; ; ;学 海 无 涯
ARCHITECTURE reg_arc OF reg IS
BEGIN
PROCESS
BEGIN
WAIT UNTIL clk= ‘1’;
q = d;
END PROCESS;
PROCESS END reg_arc;
例 4：设计一基本 RS 触发器
r、s 为触发器的输入信号，q、not_q 为触发器的输出信号。 LIBRARY ieee;
USE ieee.std_logic_1164.all; ;7;学 海 无 涯 ;学 海 无 涯
END IF;
END IF;
END IF;
END PROCESS;
Cout = SIG; END COUNT2_arc
例 6：设计一个存储容量为 28×8 的 RAM。
CS 为 RAM 的片选信号，WR 为 RAM 的写信号，RD 为 RAM 读信号，ADR：八位地址 信号，Din：八位数据输入线，Dout 为八位数据输出线。
library IEEE;
use IEEE.std_logic_1164.all;
use ieee.std_logic_unsigned.all; ;10;11;12;学 海 无 涯
USE ieee.std_logic_1164.all; ;14
文档评论（0）