电子电路分析与实践 模拟题库 寄存器习题.docVIP

数字钟电路的设计、制作与调试 一、 填空题 1.寄存器的功能是????????，按此可分为 ???????寄存器和??? ????寄存器。 2.某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作的时间为????????。 3.在各种寄存器中，存放N位二进制数码需要 个触发器。? 4.4位移位寄存器，经过 ???????个CP脉冲后可将4位串行输入数据全部串行输入到寄存器内，再经过??? ????个CP可以在串行输出端依次输出该4位数据。 5.利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码?????????，右移时首先输入数码?????????。? 6.移位寄存器不但可 ?，而且还能对数据进行 。 7.利用四位右移寄存器串行输入寄存1010，清零之后应首先输入???????，当输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为?????????。? 二、判断下面说法是否正确，用“√或“×表示在括号? 1.（????）寄存器是组合逻辑器件。???????????????????????? 2.（????）寄存器要存放n位二进制数码时，需要n2个触发器。?? 3.（ ）?寄存器具有存储数码和信号的功能。 4.（ ）?移位寄存器只能串行输出。? 5.（ ）移位寄存器就是数码寄存器，它们没有区别。 6.（ ）移位寄存器有接收、暂存、清除和数码移位等作用。 三、选择题 1．4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为 。 A．0011或1011 B．1000或1001 C．1011或1110 D．0011或1111 2．现欲将一个数据串延时4个CP的时间，则最简单的办法采用 。 A．4位并行寄存器 B．4位移位寄存器 C． 4进制计数器 D．4位加法器 3．一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过 可转换为4位并行数据输出。 A．8ms B．4ms C．8μs D．4μs 4．下列功能的触发器中， 不能构成移位寄存器。 A．SR触发器 B．JK触发器 C．D触发器 D．T和T＇触发器。 5．图1所示电路的功能为 。 图10-1 A．并行寄存器 B．移位寄存器 C．计数器 D．序列信号发生器 6.某512位串行输入串行输出右移寄存器，已知时钟频率为4MHZ，数据从输入端到达输出端被延迟 A、128μs???????? B、256μs??????? C、512μs???????? D、1024μs 7.指出下列各种触发器中， 不能组成移位寄存的触发器。 A、基本RS触发器　　　　　　 B、同步RS触发器 C、主从JK 触发器?????????? D、维持阻塞D触发器 8.如题图2所示电路为某寄存器的一位，该寄存器为?? ???。???????????????????????????????????? A、单拍接收数码寄存器； B、?双拍接收数码寄存器??????????????????????????????????? ?C、单向移位寄存器??? ?D、?双向移位寄存器??????? 图10-2 9．数码寄存器采用的输入输出方式为 。? A、并行输入、并行输出 ?B、?串行输入、串行输出 ?C、并行输入、串行输出 ?D、并行输出、串行输入。? 四、计算题 1.电路如图10-3所示，设各触发器的初始状态为0。请画出在输入信号作用下，对应的输出Q0、Q1的波形，并描述电路实现的功能。 图10-3 2.一逻辑电路如图10-4所示，试画出时序电路部分的状态图，并画出在CP作用下2—4译码器74LS139输出、、、的波形，设Q1、Q0的初态为0。2线—4线译码器的逻辑功能为：当时，电路处于工作状态，，，，。 图10-4 3.图10-5所示右移寄存器中，已存入110101数码，JK触发器的初始状态为0。在CP脉冲作用下，试画出J、Q和Z端的波形。 图10-5 4.分析如图10-6所示电路，画出状态转换图和时序图，并说明CP和Q2是几分频。 图10-6 5．画出如图10-7所示由移位寄存器时序电路状态转换图和对应的输出Y。 图10-7 6.采用如图10-8所示的二片74LS194双向移位寄存器、一个1位全加器和一个D型触发器设计两个4位二进制数