实验一QuartusII使用与基本逻辑电路的设计.docxVIP

实验一 Quartus II 使用与基本逻辑电路的设计 [ 实验目的 ] 1、熟悉 Quartus II 的文本输入方式 , 掌握其编辑、编译综合、仿真的操作方法； 2、学习 Quartus II 环境下的编程下载及硬件测试方法； 3、学习应用 QuartusII 完成基本时序电路设计； 4、应用 QuartusII 完成基本组合电路的设计。 * [ 实验仪器 ] PC 机 、 EDA 实验箱 一台 Quartus II 6.0 软件 [ 实验内容 ] 实验内容 1：在 QuartusⅡ上输入该设计的文本，并进行编辑、编译、综合、适配、仿真。 说明设计中各语句的作用， 详细描述设计的功能特点， 给出其所有信号的时序仿真波形。 实验内容 2：引脚锁定以及硬件下载测试。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。 * (3) 实验内容 3：使用 SignalTap II 对此计数器进行实时测试， 流程与要求参考 4.3 节。 * (4) 实验内容 4：从设计中去除 SignalTap II ，要求全程编译后生成用于配置器件 EPCS1 编程的压缩 POF 文件，并使用 ByteBlasterII ，通过 AS 模式对实验板上的 EPCS1 进行编程， 最后进行验证。 *(5) 实验内容 5：为此项设计加入一个可用于 SignalTap II 采样的独立的时钟输入端 （采 用时钟选择 clock0=12MHz ，计数器时钟 CLK 分别选择 256Hz 、16384Hz 、6MHz ），并进行实时测试。 [ 实验原理 ] 数字逻辑电路中， 根据逻辑功能的不同特点， 可以把数字逻辑电路分成组合逻辑电路和 时序逻辑电路两大类用。 在组合逻辑电路中， 任意时刻的输出仅仅取决于该时刻的输入， 与 电路的原来状态无关； 在时序逻辑电路中， 任一时刻的输出信号不仅取决于当时的输入信号， 而且还取决于电路原来的状态， 也就是与电路原来的状态有关。 在数字系统中使用的最多的 时序电路要算是计数器了。 计数器应用非常广泛， 可以以用于对时钟脉冲的计数， 还可以用 于分频、定时、 产生节拍脉冲和脉冲序列等。 在一些测试设备中也有很重要的作用。计数器 是数字系统中的重要组成部分， 本实验拟设计一个同步加计数的十进制计数器。 要求设计具 有如下功能： 1、有同步时钟使能 （即只有在使能信号作用下才允许计数） ，2、异步清 0（只 要清零信号有效则计数器变为全 0）功能。 [ 实验步骤 ] 一、建立设计项目文件夹并编辑文本文件 建立和编辑一个图形文件 , 是数字系统或数字逻辑电路设计的第一步，该软件运行在 Windows NT 或 Windows XP 环境下。 1、 建立工作库文件夹 1 首先利用 Windows 源管理器在 D 新建一个文件 ，存放 EDA 的所有 目， 可以取名 EDA ，并在此文件 中再建一个文件 ，作 第一次 的 目文件 ，取名 为 cnt10b， (自建文件 名由 者自定 ) 。 注意：文件 名不能用中文，也最好不要用数字。 本次 建立的 目文件 ： d:\EDA\cnt10b 。然后点 Windows 桌面上的 ， 入 Quartus II 境。 2、 编辑 VHDL 文本 ① 打开 Quartus II ， 菜 File→ New。 在 New 窗口中的 Device Design Files 中 硬 件 文件 型 VHDLFile ， OK 按 后 入 Quartus II 文本 窗口。 图 1-1 文件的 言 型， 入源程序并存 3、 建立新工程 目 如果 “是” 直接 入以 保存的文件名 体的 建工程流程； 如在前一步操作中 “否”的 ，可按下面的操作建立新工程 目。建立工程 目包括工程名、目 器件、 合器、仿真器等的 置。 1）在 Quartus II 主窗口， 菜 File →New Project Wizard 命令，即 出 New Project Wizard ：Introduction 窗口，点 Next 按 入“工程 置” 框 (见图 1-2)，第一 表示 工程所在的工作 文件 ； 第二 表示此 工程的工程名， 直接用 文本文件文件 工程 名。本次 将 CNT10b 作 工程名。第三 是当前工程文件的文件名。也可 框 右 的“?”按 ， 中已存 的文件填入。 下方的 Next 按 。 入下一 置。 图 1-2 建立新工程 目 2） 在 出的 Add File 框中 (见图 1.3)加入需 的工程文件，此工程文件加入的方 2 法有两种： 单击