实战训练7 FPGA与PC串口自收发通信.docVIP

下载本文档

4
0
约小于1千字
约 1页
2020-11-03 发布于广东
举报
版权申诉

实战训练7 FPGA与PC串口自收发通信.doc

1、本文档共1页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

实战训练7 FPGA与PC串口自收发通信串口通信其实简单实用，这里我就不多说（如果有朋友还对串口通信的协议不是很了解，建议到google输入“串口通信协议”补补）。我们的实验要实现的功能如题，就是FPGA里实现从PC接收数据，然后把接收到的数据发回去。使用的是串口UART协议进行收发数据。上位机用的是串口调试助手。在FPGA设计中，FPGA端发送数据的波特率是可选的，有以下几种：9600bps,19200bps,38400bps,57600bps,115200bps等，这部分在模块speed_select里，可以根据需要进行设置。发送的数据帧格式为：1bit起始位（从高电平到低电平保持一个bit周期），8bit数据，1bit停止位，无校验位。以下的代码有比较详细的注释，经过下载验证！此外可参考同目录下的myuartverilog里的工程，打开编译后下载到开发板即可观看实验效果。具体的实现过程有待大家慢慢消化verilog代码。（下载本工程代码后，打开串口调试助手，设置好波特率和FPGA中的一致，无校验位，8个数据位，1个停止位，然后在发送的字符/数据后的空白栏内输入2位16进制数据，点击手动发送即可看到上方的数据接收区内返回了刚才发送过来的数据）。注：在FPGA核心板上做此实验时，请注意不要直接将FPGA管脚接到高于5V电平的信号线上，如需跟电脑连接，请中间加上电平转换芯片。