电子秒表设计数字逻辑专业课程设计.docVIP

试验概述 试验设计任务 1.1.1 设计任务 1. 设计一个电子秒表，可显示4位数，计时范围0——10分钟 2. 显示正确到0.1秒，对0.01秒进行四舍五入 3. 有暂停、开启、恢复和连续功效，显示板由发光二极管组成 2.1 试验目标和设计要求 2.1.1 试验目标 1. 学习数字电路基础RS触发器、单稳态触发器、时钟发生器、计数器和译码显示器等单元电路综合应用； 2. 了解电子秒表组成和工作原理； 3. 熟悉中规模集成电路应用； 4. 掌握电子秒表设计、调试和故障排除方法； 5. 培养书写综合试验汇报能力。 2.1.2 设计要求 1. 依据设计任务要求，综合利用数字电子技术课程中所学到理论知识和实践技能独立完成设计课题。 2. 依据课题查阅书籍，独立思索，深入研究课程设计中碰到问题，培养自己分析、处理问题能力。 3. 依据设计要求，从选择设计方案开始，首先按单元电路进行设计，选择适宜元器件，最终画出总电路图。 4. 学会电子电路连线安装和调试技能，最终实现任务要求全部功效；电路布局合理，走线清楚，工作可靠。 5. 写出完整试验汇报，调试中出现异常现象分析和讨论。 电子秒表设计过程 2.1 电路设计和元件选择 2.1.1 总体方案设计 计数器四舍五入控制电路分秒计数秒个计数秒十计数分计数显示显示显示显示 计数器 四舍五入控制电路 分秒计数 秒个计数 秒十计数 分计数 显示 显示 显示 显示 译码译码译码译码 译码 译码 译码 译码 脉冲发生电路振荡器分频器 脉冲发生电路 振荡器 分频器 图 2.1 电子秒表通常由振荡器、分频器、计数器、译码器、显示器等几部分组成。其中振荡器和分频器组成标准秒信号发生器，由不一样进制计数器、译码器和显示器组成计时系统。信号送入计数器，累计结果以分、秒、分秒数字显示出来，分、分秒由十进制计数器组成，秒由六十进制计数器组成。其原理框图（图2.1） 2.1.2 所需元件选择 1. 二输入和门、二输入和非门、二输入或门、反相器 2. 多谐振荡器：f=100Hz（集成555定时器应用） （图 2.2） 振荡周期T=0.7（R1+2R2）C，调整滑动变阻R2可输出不一样频率脉冲信号；此振荡器在电路中是为分频器和四舍五入电路提供脉冲信号。 图2.2 3. 8421编码十进制加法计数器74160 （图2.3） 图2.3 四个十进制加法计数器74160组成电子秒表计数单元，分别显示分个位、秒十位、秒个位和0.1秒；经过不一样连接方法，74160能够实现四种不一样逻辑功效以下： 清零。CLR’端为清零端，只要CLR’=0，触发器均被清零，计数器输出为0；不清零时应使CLR’=1。 预置数（送数）。LOAD’为预置数控制端，在LOAD’=0时加入CP脉冲上升沿，计数器就被置数，即输出QA,QB,QC,QD分别等于输入端A,B,C,D输入二进制数；不预置数时应使LOAD’=1。 计数。ENP=ENT=1（CLR’=1，LOAD’=1）时，计数器处于计数状态。当计数到QA QB QC QD=1001时，进位输出RCO=1。再输入一个计数脉冲，计数器输出从1001返回到0000状态，RCO由1变0。 保持。ENP=0，ENT=1（CLR’=1,LOAD’=1）时，计数器处于保持工作状态。不仅输出不变，而且进位输出也不变。ENP=1,ENT=0(CLR’=1,LOAD=1)时，计数器输出不变，进位输出RCO=0。 4.二-五-十进制计数器7490（图2.4） 图 2.4 7490含有以下逻辑功效： 计数脉冲从CKA输入，CKB=1，QA作为输出端，为二进制计数器； 计数脉冲从CKB输入，QB,QC,QD作为输出端，为异步五进制计数器； 计数脉冲从CKA输入，CKB接输出QA，为十进制计数器； 当R01=R02=1，（R91,R92不全部为1）时，实现异步清零； 当R91=R92=1，（R01,R02不全部为1）时，实现置9功效。 5.LED七段译码显示器（图2.5）接到各计数器输出端，显示目前计数。 图 2.5 2.2 模块设计 2.2.1 计数器 1.分秒计数器（图2.6） 图 2.6 采取8421十进制计数器作为0.1秒计时，CLK外接脉冲信号，清零端置1，让计数器一直处于计时状态；进位信号RCO输出到秒个位。 2.秒个位、分个位 秒个位和分个位全部采取十进制计数，和0.1秒情况一样；只是CP分别接低位进位信号 3.秒十位（图2.7） 将74160采取复位法改为六进制计数器，立即输