集成电路课程设计范例.docx

集成电路课程设计 范例 集成电路课程设计 目的与任务 本课程设计是〈〈集成电路分析与设计基础》的实践课程，其 主要目的是使学生在熟悉集成电路制造技术、半导体器件原理 和集成电路分析与设计基础上，训练综合运用已掌握的知识， 利用相关软件，初步熟悉和掌握集成电路芯片系统设计7电路 设计及模拟7版图设计7版图验证等正向设计方法。 设计题目与要求 2.1设计题目及其性能指标要求 器件名称：含两个 2-4译码器的74HC139芯片 要求电路性能指标： 可驱动10个LSTTL电路(相当于15pF电容负载)； 输出高电平时,|Ioh| 20 v A, VOH，min=4.4V； 输出底电平时，|Iol| 4mA, Vol man=0.4V; 输出级充放电时间tr=tf , tpdV 25ns; 工作电源5V,常温工作，工作频率 fwork=30MHz,总功耗 Pmax= 150mW。 2.2设计要求 独立完成设计74HC139芯片的全过程； 设计时使用的工艺及设计规则： MOSIS:mhp_n12; 根据所用的工艺，选取合理的模型库； 选用以lambda（入）为单位的设计规则; 全手工、层次化设计版图； 达到指导书提出的设计指标要求。 3.设计方法与计算 3. 设计方法与计算 3.1 74HC139芯片简介 74HC139是包含两个2线-4线译码器的高速 CMOS数字电 TOC \o 1-5 \h \z 路集成芯片，能与TTL集成电路芯片兼容，它的管脚图如图 1 所示，其逻辑真值表如表 1所示： 地址输入 数据输出 逸通 i―1 I L一 I 而i Csb A福 A]b Ynt Yit Y涌 Ymb 「I I I I I I 十 I— 74HCU9 ― 11 I I II I I 」 Cjin A* A In YOp Y Y b Y3ft GN幻 I I I 「 选通 I― I 地址输入 数据输琲 图1 74HC139芯片管脚图 表1 74HC139真值表 片选 输入 数据输出 Cs Ai Ao Yo Yi 丫2 Y3 0 0 0 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 1  0 1 1 1 1 1 0 1 X X 1 1 1 1 从图1能够看出74HC139芯片是由两片独立的 2 — 4译码器组 成的，因此设计时只需分析其中一个 2-4译码器即可，从真 值表我们能够得出 Cs为片选端，当其为0时，芯片正常工 作，当其为1时，芯片封锁。A1、A0为输入端，Y0-Y3为输出 端，而且是低电平有效。 2-4译码器的逻辑表示式，如下所示： 丫0 丫1 Cs A A A0 Cs A A Cs A Cs A1 A 丫2 Cs A。 Cs A屋 丫3 Cs A1 A00 Cs A A° 74HC139的逻辑图如图2所示: 3.2电路设计 本次设计采用的是 m12_20的模型库参数进行各级电路的 尺寸计算，其参数如下： NMOS: ox=3.9X 8.85X 10 12F/m n=605.312X 10 4 m2/Vs tox=395X 10 10m Vtn=0.81056V PMOS: ￡ ox=3.9X 8.85X 10 12F/m p=219X 10 4 m2/Vs tox=395X 10 10m Vtp= - 0.971428V 3.2.1输出级电路设计 根据要求输出级电路等效电路图如图 3所示，输入Vi为 前一级的输出，可认为是理想的输出，即 Vil=Vss, Vh=VDD。 图3输出级电路 (1)输出级N管(W/L) N的计算 当输入为高电平时，输出为低电平， N管导通，且工作在线性 区，而后级有较大的灌电流输入，要求 |I ol| 4mA, Vol man=0.4V,根据NMOS管理想电流分方程分段表示式： “ 2 TOC \o 1-5 \h \z * w *出 Lkn = 7~ f T } Nt ( Vgs ■ Vtn)Vds - 丁] Lox 1- 匕 因此， W (])N -m - r x 10 x 395 x 10 _14 (04)2 x 8.85 x 10 14 x 605.312 x [(5 - 0.81056) x 0 4 - W 则， (2)输出级P管(W/L) P的计算 当输入为低电平时，输出为高电平， P管导通，且工作在线性 区。同时要求N管和P管的充放电时间tr=tf ,分别求出这两 个条件下的(W/L ) p, min极限值，然后取大者。 1.以|Ioh| 20 V A, VoH，min=4.4V 为条件计算(W/L ) P，min 极 限值：用PMOS管的理想电流方程分段表示式： 2 口p W Wdd - Vq) 原广 LT)p[(Vdd-V|V』(Vdd-V。)-