基于OMAP-L138DSP+ARM处理器与FPGA实现SDR系统.pdfVIP

基于 OMAP-L138 DSP+ARM 处理器与 FPGA 实现 SDR 系统 CriTICal Link 公司的某客户需要针对多个应用开发一个扩频无线电收发器。 该客户已经开发出一套算法， 准备用于对信号进行调制和解调，但他们却缺少构建完整系 统的资源和专业知识。客户希望利用软件定义无线电 (SDR) 系统的灵活性优势。本文将探 讨如何基于德州仪器 (TI) 的 OMAP-L138DSP+ARM 处理器与 FPGA 来实现该系统。 平台 CriTIcal Link 选择其 MityDSP-L138F 嵌入式系统模块作为 SDR 的基础，因为该模块 不仅具有很强的处理能力， 而且可以为客户节省大量的预先设计成本。 MityDSP-L138F 模 块具有一个 TI 的 OMAP-L138DSP+ARM 处理器，该处理器集成了一个 456MHzARM9 处 理内核和一个 456MHz TMS320C674x DSP 内核。此外，该模块还包含了 FPGA 、NAND 和 NOR 闪存以及 DDR2 存储器。 出于原型考虑，该设计使用了 TI 针对无线电的高速 ADC 与 DAC 评估套件。此外，它还 需要能够在 60MHz 采样频率转换的数据转换器。 针对 A/D 转换器，该设计选用了 TI 的 ADS5562 。该转换器具有 16 位精度，可以以 80MSPs 采样速率进行转换。 因为扩频无线电需要将信号从背景噪声中抽离，所以高动态范围对于 这种无线电来说非常重要。 对于 DAC ，该平台选用了 TI 的 THS5671 。这是一款 14 位 125Msps 差分电流输出 DAC 。 负责本项目的客户为该系统提供的前端设计如图所示。 数据传送问题许多基于 DSP 的应用要求具有高速数据传输功能，以使系统能够采集和处 理数据，或者将数据传送到外设。通常，数字信号处理器都包含了异步地址 /数据总线， 以使处理器能够读写外设。这些接口可以满足低速传送数据的要求，但是在高速情况下却 会成为瓶颈。 OMAP-L138 DSP+ARM 处理器具有一个称为外部存储器接口 A(EMIFA) 的地址 /数据总线。 EMIFA 允许对外部存储器或设备进行异步寻址，并含有若干控制引脚，以满足不同等待 状态和传输宽度等等要求。因为该接口具有很强的通用性， 所以每次事务处理都可以利用 多个时钟周期来完成。例如，最小的读取周期需要每 16 位 3 个周期。在 100MHz 下运行 EMIFA ，假设总线上没有其他数据，可得到的数据传输速率最大为 66MB/s 。在总线上进 行交错读写会显著地降低传输速率，因为这必须增加额外的转换周期。 OMAP-L138 处理器还包括了一个更为专用的接口，即通用并行端口 (uPP)。该接口专门用 来将大量数据连续送入处理器内存或从其中读出。 uPP 的传输速率为每时钟周期 1 个数据 字 (8 位或 16 位) ；或者针对双数据速率为每时钟周期 2 个数据字，但是时钟速率必须减半。 uPP 时钟速率可以高达处理器时钟速率的一半。对于在 300MHz 下运行的 OMAP-L138 处 理器， uPP 时钟可以达到 75MHz 。这使吞吐量可以达到 150MB/s 。 OMAP-L138 处理器实际包括 2 个 uPP 接口，每个都可以单独配置。这允许我们为应用建 立一个传输端口和一个接收端口，从而消除单一总线上的资源争用问题。 从硬件角度看， uPP接口是一种非常简单的同步数据接口。它包含一个