实验九计数器地设计.docx

实用标准文档 实验九 计数器的设计 实验目的 熟悉 J-K 触发器的逻辑功能， 掌握 J-K 触发器构成异步计数器和 同步计数器。 一、 实验仪器及器件 1、 试验箱，万用表，示波器 2、 74LS73, 74LS00 ，74LS08，74LS20 二、 实验原理 1）74LS194——移位寄存器 芯片 74LS194是一种移位寄存器，具有左移、右移，并行送数、保 持和清除五项功能。移位寄存器中的数据可以在移位脉冲作用下依次 逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、 串行输出，还可以并行输入、串行输出，串行输入、并行输出。 Vcc Q0 Q1 Q2 Q3 CP MBMB Cr S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 Cr D S D 0 D 1 D 2 D3 D SL G 1 1 1 并行送数 文案大全 实用标准文档 74LS194 功能表 74LS194 引脚图 （2）双 J-K 触发器 74LS73 J Q Q G K Q Q 74LS73 引脚图 CP R K Vcc CP R J 74LS73 是一种双 J-K 触发器（下降沿触发），它只有在时钟脉冲的 状态发生变化是， 发生在时钟脉冲的下降沿。 并且只有在下降沿的转 换瞬间才对输入做出响应。本实验采用集成 J-K 触发器 74LS73构成 — 时序电路。 表达式： Q n+1 n n =J（Q）＇ +K＇Q 1、K 触发器设计 16 进制异步计数器，用逻辑分析仪分析观察 CP和 各输出波形 步骤一：列出真值表： 文案大全 实用标准文档 步骤二：选择门电路：我认为可以用四个 74LS93，来实现这一功能，所有的Ｊ，Ｋ都接入高电平，此时表达式变 从而四级ＪＫ触发器就会有四级分频。同时由于要求异步计数器所 以，把上一级的输出接入下一级的输入，实现异步计数器，相应的 由于分频的原因，Ｑ０，Ｑ１，Ｑ２，Ｑ３的频率逐次减少为上一 级一半，从而实现十六进制。 步骤三：列出理论的波形图片： 文案大全 实用标准文档 步骤四：用 proteus 仿真 步骤五：用逻辑分析仪观察波形 1、 用 JK 触发器设计一个 16 进制同步计数器，用逻辑分析仪观察 CP和各输出的波形 步骤一：列出真值表： 文案大全 实用标准文档 步骤二：选择门电路：我认为可以用四个 74LS93，来实现这一功能，第一级的Ｊ， Ｋ都接入高电平。 同时由于要求同步计数器所以， 所以一定要ｃｌｋ同时接入四个计数器的输入端， 然后仿照异步计数器的思想，我们还是需要把第二级的频率做二分， 这个很简单，我们可以把Ｑ０作为输入接入Ｋ１， Ｊ１这样当时钟下降沿来到， 并且Ｑ０是高电平时第二级是翻转状态于是第二级输出高电平， 实现了二分频率；对于第三级我们需要它四分频率，也就是 Ｑ０Ｑ１要一起控制第三级， 也就是接入一个与门， 让Ｑ０Ｑ１都是１时才改变第三级的输出， 同理对于第四级需要Ｑ０Ｑ１Ｑ２一起控制，就还是要两输入与门一个输入是Ｑ３一个输入是Ｑ０Ｑ１即可。步骤三：列出理论的波形图片： 文案大全 实用标准文档 步骤四：用 proteus 仿真 步骤五：用逻辑分析仪分析 文案大全 实用标准文档 2、 用 JK 触发器和门电路设计一个具有置零， 保持，左移，右移， 并行送数功能的二进制四位计数器模仿 74LS194功能。 步骤一：列出真值表： Cr S1 S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行送数 步骤二：写出逻辑表达式如下： 步骤三：化简逻辑表达式 — — 又由 JK 触发器的特性方程：表达式： Q n+1 n n =J（Q ）＇＋ K＇Q； 所以可得： J =K— =Q J2=K=Q 33A B 2 J1=K =Qc J0=K — 0 =Q —1 D 步骤四：选用门电路 文案大全 实用标准文档 输入为 ABCD，输出为 QAQBQCQD，s1s0 控制功能，对于开关的关闭与打开分别接入０电平和高电平， 输出连接示波器以及ＬＥＤ； 核心部分是四组俩个输入与门， 每一组都是负责控制一个ＪＫ触发器工作状态，相当于四选一的选择开关。 下面接入一个四输入与非门， 对于每个触发器， A清除状态就是ＣＬＲ接入低电平， ，所以就是串联接入一个开关即可； B 并行送数就是输出的数据与输入的开关所表示的数据一致， 开关变化输出ＬＥＤ也变化， 所以需要在Ｊ， Ｋ之间接入一个反相器， 使得 JK 反向，输入是 0 则 J 为 0；K 为 1；于是输出 0 。输入是 1 则 J 为1，K 为 0，输出为 1；实现了同步控制。 C而保持状态则是使得此状态时， 4 个两数入与门中只有一个工作并 且，那个与门的结果由