- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
北方民族大学电气信息工程学院实训报告
课程名称 电子作品制作与开发项目实践选修课系列I
题 目 数字时钟
院(部、中心) 电气信息工程学院
学生姓名 何勇
专业 测控技术与仪器 学
指导教师签名 毛建东 周春艳
报告提交时间 2010 年12月25日
同组人员 伏露金鹏强窕
北方民族大学教务处制
评语:
成绩
⑴答辩:(% )
⑵报告:(% )
⑶平时:(% ) 总成绩:
指导教师:
年 月曰
目录
TOC \o 1-5 \h \z \o Current Document 一:数字时钟的要求与任务 4
\o Current Document 二:数字时钟的原理 4
\o Current Document 1 数字时钟结构 4
\o Current Document AT89S51 介绍 4
\o Current Document 2 、数字钟的电路结构组成 8
\o Current Document 3、单元电路设计 8
\o Current Document 1)译码驱动及显示单元 8
\o Current Document 2)校时控制电路 9
\o Current Document 3) 5V 稳压直流电源电路 10
\o Current Document 4)晶振电路和复位电路 11
\o Current Document 三、数字时钟的原理图 12
\o Current Document 四、数字时钟 Protel 整体原理图及 PCB 板 13
\o Current Document 五、数字时钟的程序 15
1、流程图 15
\o Current Document 2、程序 17
\o Current Document 六、元件清单 21
\o Current Document 七、制作的心得 22
八、实物图 23
:数字时钟的要求与任务
要求: 掌握单片机控制数码管显示系统的开发设计
任务:设计并制作一个数字钟。 要求外接 4 个按键,分别为“设定”、 “加 1”、“减 1”和“确定”键,用于调整时间;外接 8 个 LED 数码 管,分别显示时、分、秒,以 24 小时制显示时间 。
另外需要使用AC220V转AC (单)12V变压器、二极管IN4004、 稳压块 7905、 7805等自制 5v 电源一套。
建议单片机使用 40 脚双列直插 AT89S51 实现, LED 显示使用 74LS164 串入并出芯片模拟串口实现。
二:数字时钟的原理
1 数字时钟结构
该实训作品是利用AT89S51单片机结合数码管设计出的一个可调时的数字 时钟,其主要利用单片机的输入 / 输出功能,定时 / 计数功能和中断功能。
AT89S51 介绍
AT89S51 是 一 个 低 功耗 , 高性 能 CMOS8 位 单 片 机 , 片 含 4k Bytes ISP(In-system programmable) 的可反复擦写 1000 次的 Flash 只读程序存储器, 器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准 MCS-51指令 系统及80C51引脚结构,芯片集成了通用8位中央处理器和ISP Flash存储单元, 功能强大的微型计算机的 AT89S51可为许多嵌入式控制应用系统提供高性价比 的解决方案。
AT89S51具有如下特点:40个引脚(引脚图如图1-2所示),4k Bytes Flash 片程序存储器,128 bytes的随机存取数据存储器(RAM , 32个外部双向输入/ 输出(I/O ) 口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数 器,2个全双工串行通信口,看门狗(WDT电路,片时钟振荡器。
此外,AT89S51设计和配置了振荡频率可为OHz并可通过软件设置省电模式。 空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工 作,掉电模式冻结振荡器而保存 RAM勺数据,停止芯片其它功能直至外中断激活 或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式,以适应不 同产品的需求。
P1.OE
1 40
□ vex
g EK-Pl 1 匚
P 3S
□ Po o I:ADO)
P1.2C
3 拥
□ P0.1 I.AD1J
Pl 3匚
4 37
□ Po.Z (AD2)
P1.4C
5 36
□ P0.9
iMOShPl.SL
51
□ PO.4 (AD4}
(MISO) P1.4C
7 34
□ P0.5 i.ADSJ
(SOQ PVT 匚
8 33
1 P0.fi i.
原创力文档


文档评论(0)