简易正弦信号发生器的设计实验报告.docVIP

EDA实验报告书 姓名xxx 学号xxxxxxx 实验时间 课题名称 简易正弦信号发生器的设计 实验目的 1.进一步熟悉Quatus软件的使用方法； 2.掌握逻辑分析仪的使用方法； 3.掌握LPM-ROM的使用方法； 设计要求 定制LPM-ROM模块，并利用其设计一个简易的正弦信号发生器，该信号发生器由以下三部分组成： （1）计数器或地址信号发生器； （2）正弦信号数据存储器ROM（6位地址线，8位数据线），含有128个8位波形数据（一个正弦波形周期）。 （3）VHDL顶层程序设计 本实验中待测信号为ar和q。时钟选择clk；时能信号为en，高电平触发。 设计思路 1、定制初始化波形数据文件：建立.mif格式文件。File—new—other files,选择 Memory Initialization File选项,选择64点8位的正弦数据，弹出表格后输入教材图4-38中的数据。然后以romd.mif的名字保存至新建的文件夹中。 2、定制LPM_ROM元件：利用MegaWizard Plug-In Manager定制正弦信号数据ROM宏功能块，并将以上的波形数据加载于此ROM中。并以data_rom.vhd名字将生成的用于例化的波形数据ROM文件保存至上述文件夹中。 3、用VHDL语言完成正弦信号发生器的顶层设计：此过程与实验七的步骤类似。 设计原理图及源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY qq IS PORT(RST,CLK,EN: IN STD_LOGIC; AR: OUT STD_LOGIC_VECTOR(5 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END; ARCHITECTURE ONE OF qq IS COMPONENT ROM1 PORT(address : IN STD_LOGIC_VECTOR(5 DOWNTO 0); inclock : IN STD_LOGIC; q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); END COMPONENT; SIGNAL Q1: STD_LOGIC_VECTOR(5 DOWNTO 0); BEGIN PROCESS(CLK,RST,EN) BEGIN IF (RST=0) THEN Q1=000000; ELSIF CLKEVENT AND CLK=1 THEN IF(EN=1) THEN Q1=Q1+1; END IF; END IF; END PROCESS; AR=Q1; u1: ROM1 PORT MAP(address=Q1,q = Q,inclock=CLK); END; 仿真波形图 实验结果 问题讨论 总结宏功能模块的应用环境，可实现哪些设计？ LPM 是参数可设置模块库Library of Parameterized Modules 的英语缩写，Altera 提供的可参数化宏功能模块和LPM 函数均基于Altera 器件的结构做了优化设计。在许多实用情况中，必须使用宏功能模块才可以使用一些Altera 特定器件的硬件功能。例如各类片上存储器、DSP 模块、LVDS 驱动器、嵌入式PLL 以及SERDES 和DDIO 电路模块等等。这些可以以图形或硬件描述语言模块形式方便调用的宏功能块，使得基于EDA 技术的电子设计的效率和可靠性有了很大的提高LPM可实现基于LPM的流水线的累加器的设计，逻辑数据采样电路设计，简易正弦信号发生器的设计等。 设计一个方波生成器。 LIBRARY?IEEE;? USE?IEEE.STD_LOGIC_1164.ALL;? USE?IEEE.STD_LOGIC_UNSIGNED.ALL;? USE?IEEE.STD_LOGIC_ARITH.ALL;?? ENTITY?SQUARE?IS? ??PORT(CLK,CLR:IN?STD_LOGIC;? ???Q:OUT?INTEGER?RANGE?0?TO?255); END?ENTITY;?? ARCHITECTURE?BEHAV?OF?SQUARE?IS?SIGNAL?A:BIT;? BEGIN? ??PROCESS(CLK,CLR)?? VARIABLE?CNT:INTEGER?RANGE?0TO32 ??BEGIN? IF(CLR=0)?THEN????????A=0;?? ELSIF?CLKEVENT?A