设计一个异步四位二进制计数器实验报告捞金版.docxVIP

PAGE PAGE # /广西大学实验报告纸 姓名：曾宪金 0802100513 电气工程学院 电气自动化类专业 085 班 2009年 12月18日 实验内容 指_ 导老师 宋春宁 【实验名称】 设计一个异步四位二进制可逆计数器 【实验目的】 学习用集成触发器构成计数器的方法。 【设计任务】 用 D 触发器（ 74LS74 ）设计一个异步四位二进制可逆计数器。 要求使用的集成电路芯片种类不超过 3 种。（提供器件： 74LS74、CC4030） 【实验用仪器、仪表】 数字电路实验箱、万用表、 74LS74、CC4030等。 【设计过程】 用四个 D 触发器串接起来可以构成四位二进制加法计数器 （每个 D 触发器 连接为 T 触发器）。计数器的每级按逢二进一的计数规律，由低位向高位进位， 可以对输入的一串脉冲进行计数，并以 16 为一个计数值环。其累计的脉冲数等 于 2n（n 为计数的位数）。减法计数器的计数原理与加法计数器的计数原理相反。 根据题意列出状态表，如表 1。 令 A=0 时，计数器为加法计数器； A=1 时，计数器为减法计数器 表1 异步四位二进制可逆计数器状态表 Q3nQ2nQ1nQ0n A=0（实现加法） A=1（实现减法） CP3CP2CP1CP0 Q3n 1Q2n 1Q1n 1Q0n 1 CP3CP2CP1CP0 Q3n 1Q2n1Q1n 1Q0n 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 0 1 1 1 0 1 0 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1 1 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 根据状态表画卡诺图确定各触发器的时钟信号方程： CP3 Q2n A 0 01 0 1 1 1 0 CP1 Q0n 0 1 A 0 0 1 1 1 0 Q3、 Q3、 Q2 、 Q1、 Q0 Q1n 1 D1 Q1n 由卡诺图化简可得各触发器的时钟信号方程为： CP3 AQ2n AQ2n A Q2n CP2 AQ1n AQ1n A Q1n CP1 AQ0n AQ0n A Q0n CP0 为输入脉冲信号。 各触发器的输出信号为： 各触发器的激励方程为： Q2n 1 D2 Q2n 各触发器的状态方程为： Q3n 1 D3CP3 Q3nCP3 Q3nCP3 Q3n CP3 Q2n 1 D2CP2 Q2nCP2 Q2nCP2 Q2nCP2 Q1n 1 D1CP1 Q1nCP1 Q1nCP1 Q1nCP1 Q0n 1 D0CP0 Q0nCP0 Q0nCP0 Q0nCP0 作状态转换图： Q3Q2Q1Q 0000 01 0001 01 0010 10 0011 01111001010010111 0 1111 0 010 1 0 0101 1110 011101100110111000101111001011101 1 0 0 1 1101 1 0 011 0 1 1100 0 1011 11 0 0 1 0111 0 1 1 0 1010 10 1001 0 1000 作逻辑电路图： Q3 Q Q1 0 运用 EWB5.0仿真平台仿真电路： 该电路已在 EWB5.0平台仿真通过。 利用两片 74LS74芯片和一片 CC4030 芯片连接实验电路图： R A YB 1 1 1 B Q2 Q1 5V Q0 CP0 【实验步骤】 打开数字电路实验箱 , 观察实验箱，看本实验所用的芯片、电压接口（ +5V