最新同济大学数字钟课程设计报告书.docxVIP

同济大学 机械工程学院课程设计 指导老师：易延 赵亚辉姓名:学号：班级 :机械 目录 TOC \o 1-5 \h \z \o Current Document 1、 设计目的 3 \o Current Document 2、 设计任务与要求 3 2.1、 设计任务 3 2.2、 基本要求 3 \o Current Document 3、 设计任务分析 4 \o Current Document 3.1、 设计要点 4 \o Current Document 3.2、 工作原理 4 \o Current Document 4、 电路设计部分 5 4.1、 秒脉冲发生器 5 振荡器设计 5 4.1.2振荡器参数确定 6 4.1.3分频器设计 7 \o Current Document 4.2、 秒分时计数器电路设计 7 4.2.1秒分计数器 7 4.2.2时计数器 8 \o Current Document 4.3、 译码显示电路设计 9 \o Current Document 4.4、 校时电路设计 10 4.5、 上电复位电路 11 4.6、 总体设计电路图 12 \o Current Document 5、 元器件使用说明 14 14、振荡器 （555定时器） 14 TOC \o 1-5 \h \z NE555的特点 14 NE555引脚位配置说明 14 5.2、 计数器 74LS160D 15 5.3、 译码器 74LS48N 16 \o Current Document 6、 电路仿真 17 6.1、振荡器部分的仿真 18 \o Current Document 6.2、分频器部分仿真 19 \o Current Document 7、 元器件清单 19 \o Current Document 设计总结 21 \o Current Document 9、参考资料 21 课程设计：数字钟 1、 设计目的 ?进一步掌握电子电路设计方法及相关设计软件使用； ?学会选择和使用集成芯片和各种元器件，熟悉各类器件的引脚安排，掌握 各芯片的逻辑功能及使用方法。 ?掌握电子电路的设计制作和调试方法。 2、 设计任务与要求 2.1设计任务 采用集成电路设计一台可以显示时、分、秒的数字钟。 2.2基本要求 ?能直接显示时、分、秒的数字钟，要求二十四为一计数周期 ?当电路发生走时误差时，要求电路具有校时功能。 ?要求电路具有整点报时功能，几点响几声。 ?要求电路主要采用中规模集成电路。 ?要求电源电压 +5 伏— +10 伏。 3、设计任务分析 设计要点 ?设计一个标准秒脉冲信号发生电路 ?设计 60 进制、 24进制计数器（时分秒计数电路） ?设计译码显示电路 ?设计操作方面的校时电路 ?设计整点报时电路 ?设计上电复位电路 工作原理 数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时 电路、整点报时电路等组成。 秒信号产生器是整个系统的时基信号， 它直接决定 计时系统的精度，本设计用由集成定时器 555与RC组成的多谐振荡器作为时间 标准信号源，发出频率为1KHZ再经过3级十分频（3个十进制计数器）后得到 1HZ将标准秒脉冲信号送入“秒计数器”，该计数器采用 60进制计数器，每累 计60秒发出一个“分脉冲” 信号， 该信号将作为“分计数器” 的时钟脉冲。“分 计数器”也采用 60进制计数器，每累计 60分，发出一个“时脉冲”信号，该信 号将被送到“时计数器”。“时计数器”采用 24 进制计数器，可以实现一天 24 h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器 译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态 产生一个脉冲信号， 然后去触发音频发生器实现报时。 校时电路是来对 “时、分、 秒”显示数字进行校对调整。其数字钟系统组成框图如下 : 图1数字钟电路系统的组成框图 4、电路设计部分 4.1秒脉冲信号发生器 (1 (1) 秒脉冲信号发生器是数字电子钟的核心部分， 它的精度和稳定度决定了数字 钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器设计 一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器 555与RC组成的多谐振荡器，经过调整输出 1000Hz脉冲。电路图如下图所示： 图2 555定时器振荡电路 振荡器参数确定 555定时器的脉冲时间是由于RC充放电确定的。根据二要素公式:Vc1(t) Vc1( 555 定时器的脉冲时间是由于 RC充放电确定的。根据二要素公式: Vc1(t) Vc1() t Vc1(0 ) Vc1