单片机资料 XC体系结构.pptVIP

XC866体系结构 XC866 8位单片机功能概述 XC866 是高性能 8 位微控制器XC800 的系列产品，基于与工业标准8051 处理器兼容的XC800 内核。 XC866 高度集成片内器件，例如片内振荡器或嵌入式电压调节器（从而可由3.3V 或5.0V 的单电源供电，嵌入式闪存（Flash）器件为系统开发和批量生产提供了很大的灵活性；兼容ROM器件为大批量生产提供了节省成本的空间。 XC866 存储器保护策略为用户知识产权（IP）提供读保护，同时Flash 编程和擦除保护用来防止数据破坏。 多闪存组（Flash Bank）结构支持在应用编程（IAP），运行某 bank 中的用户程序的同时可编程或擦除另一bank 中的内容。可通过位于启动ROM（Boot ROM）中的引导程序加载器（BSL）可进行在系统编程（ISP），通过外部主机（例如PC）对嵌入式FLASH 方便的编程或擦除。 XC866 的其他一些主要特性包括：用来产生脉宽调制信号、带有电机控制专用模式的捕获/比较单元（CCU6）；功能扩展的10 位模数转换器（ADC），具有如自动扫描和结果累加（用于抗混迭滤波或结果平均）等特性；功能扩展的通用异步收发器（UART），支持本地互连网络（LIN）应用，并为许多器件提供LIN 的底层驱动软件；提供不同的省电模式选择，以满足低功耗应用；用于优化中断处理的智能分页机制，扩展了控制片内外设功能的特殊功能寄存器（SFR ）的地址范围。 XC866 CPU XC866 特性 2个时钟的机器周期结构(快速无等待内存访问) 支持FLASH访问的等待状态 程序存储器下载选择 15个中断源,4级优先级的中断选择器 双数据指针 专用调试模式和调试信号 2个16位定时器(定时器0和定时器1) 全双工串行接口(UART) CPU核 XC866指令时序 与8051不同,XC866采用2个时针周期,可以无等待状态的存储器访问，CPU 的每个机器周期由两个时钟周期组成，分别由拍1（P1）和拍2（P2）表示，对应CPU 的两个不同状态。执行指令时，CPU 的状态由机器周期和状态编号（P1/P2）共同表示，例如C2P1 表示第二个机器周期中的第一个时钟周期。可在机器周期的任一拍、或两拍访问存储器；只能在拍2 结束时对SFR写入。执行一条指令需要一个、两个或者四个机器周期。通常在一条指令的最后一个机器周期的拍2 结束时进行寄存器内容的更新和下一个操作码的读取可以在任一拍（P1 或P2）开始访问Flash，指令执行时间延长一个机器周期（插入一个等待状态）。 图 2 所示为取指/执行时内部状态和节拍时序。每条指令从C1P1 开始执行，双字节指令的第二个字节的读取从C1P1 开始。 图 2（a）示出两个单字节单周期（1× 机器周期）指令的时序图。第一个时序图所示为下一个操作码（C1P2）从无等待状态的存储器中读取，指令在一个周期内完成；第二个时序图所示为操作码从Flash 中读取，插入一个等待状态，相同的指令需要两个机器周期（指令时间延长）完成。 图 2（b）示出两个双字节单周期（1× 机器周期）指令的时序图。第一个时序图所示为第二个字节（C1P1）和下一个操作码（C1P2）从无等待状态的存储器中读取，指令在一个周期内完成；第二个时序图所示为每次访问Flash 插入一个等待状态的情况（共插入两个等待状态），相同的指令需要三个机器周期（指令时间延长）完成。 图 2（c）示出两个单字节双周期（2× 机器周期）指令的时序图。第一个时序图所示为下一个操作码（C2P2）从无等待状态的存储器中读取，指令在两个周期内完成；第二个时序图所示为操作码从Flash 中读取，插入一个等待状态，相同的指令需要三个机器周期（指令时间延长）完成。 XC866单片机外围结构 捕获/比较单元6（CCU6）中有两个独立的定时器（T12，T13）、可被用来产生脉宽调制（PWM）信号，尤其适用于控制交流电机的应用场合。CCU6 也支持一些用于块切换和多相电机的专用控制模式。 XC866 内含一个带有八路模拟输入选择的高性能10 位模数转换器（ADC）。ADC 采用逐次逼近技术，最多可转换8 种不同模拟通道的电压电平。 内部RAM数据存储器被划分为物理上分开的两个截然不同的区域：256 字节RAM和128 字节SFR。RAM的高128 字节和SFR 区共用相同的地址段，通过不同的寻址方式访问RAM的低128 字节可通过直接寻址或寄存器间接寻址方式访问；RAM的高128字节只能通过寄存器间接寻址方式访问；SFR 只能通过直接寻址方式访问。 RAM的地址段20H 到2FH 的16 个字节可位寻址；地址段30H 到7FH 可用作暂存寄存器或堆栈。 512 字节XRAM存储器被映射为外部程序存储器